0
  • 聊天消息
  • 系统消息
  • 评论与回复
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
会员中心
创作中心

完善资料让更多小伙伴认识你,还能领取20积分哦,立即完善>

3天内不再提示

3nm制程工艺或将迎来希望

芯资本 来源:未知 作者:胡薇 2018-11-01 09:44 次阅读
加入交流群
微信小助手二维码

扫码添加小助手

加入工程师交流群

随着三星宣布7nm EUV工艺的量产,2018年EUV光刻工艺终于商业化了,这是EUV工艺研发三十年来的一个里程碑。不过EUV工艺要想大规模量产还有很多技术挑战,目前的光源功率以及晶圆产能输出还没有达到理想状态,EUV工艺还有很长的路要走。

***分辨率=k1*λ/NA

在现有的EUV之外,ASML与IMEC比利时微电子中心还达成了新的合作协议,双方将共同研发新一代EUV***,NA数值孔径从现有的0.33提高到0.5,可以进一步提升光刻工艺的微缩水平,制造出更小的晶体管

NA数值孔径对***有什么意义?决定***分辨率的公式如下:

***分辨率=k1*λ/NA

k1是常数,不同的***k1不同,λ指的是光源波长,NA是物镜的数值孔径,所以***的分辨率就取决于光源波长及物镜的数值孔径,波长越短越好,NA越大越好,这样***分辨率就越高,制程工艺越先进。

现在的EUV***使用的是波长13.5nm的极紫外光,而普通的DUV***使用的是193nm的深紫外光,所以升级到EUV***可以大幅提升半导体工艺水平,实现7nm及以下工艺。

但是改变波长之后再进一步提升EUV***的分辨率就要从NA指标上下手了,目前的***使用的还是NA=0.33的物镜系统,下一代的目标就是NA=0.5及以上的光学系统了。

如今ASML与IMEC合作的就是高NA的EUV工艺了,双方将成立一个联合实验室,在EXE:5000型***上使用NA=0.55的光学系统,更高的NA有助于将EVU光源投射到更广阔的晶圆上从而提高半导体工艺分辨率,减少晶体管尺寸。

如今这项研究才刚刚开始,所以新一代EUV光刻工艺问世时间还早,此前ASML投资20亿美元入股蔡司公司,目标就是合作研发NA=0.5的物镜系统。

之前公布的量产时间是2024年,这个时间点上半导体公司的制程工艺应该可以到3nm节点了。

声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉
  • 光刻机
    +关注

    关注

    31

    文章

    1202

    浏览量

    49075
  • EUV
    EUV
    +关注

    关注

    8

    文章

    615

    浏览量

    89021

原文标题:3nm有救了!

文章出处:【微信号:ICCapital,微信公众号:芯资本】欢迎添加关注!文章转载请注明出处。

收藏 人收藏
加入交流群
微信小助手二维码

扫码添加小助手

加入工程师交流群

    评论

    相关推荐
    热点推荐

    先进制程的“钻石”晶圆,从管控厚度开始?

    随着半导体制程不断迈向3nm、2nm的先进节点,晶圆的加工精度要求已经到了微米级甚至纳米级。一片合格的晶圆,从原料到表面加工都充满了对工艺能力的挑战。目前越来越普及的超薄晶圆,其厚度一
    的头像 发表于 04-29 17:53 178次阅读
    先进<b class='flag-5'>制程</b>的“钻石”晶圆,从管控厚度开始?

    为什么功率芯片不需要先进制程

    在半导体行业,一个有趣的对比始终存在:智能手机的处理器已经演进到3nm制程,而在同一台设备中,负责功率转换的MOSFET却仍然采用30nm甚至更大制程。为什么功率器件不追逐摩尔定律?
    的头像 发表于 04-21 10:01 316次阅读

    绕开先进制程卡脖子:2026先进封装成中国AI芯片自主突围关键一战

    当7nm/3nm受限,先进封装如何用成熟制程芯粒实现性能跃升?深度剖析国产先进封装如何保障AI产业链安全,重塑全球半导体价值重心。
    的头像 发表于 03-30 15:04 691次阅读

    3nm大规模导入光模块:Credo推出二代1.6T光DSP

    电子发烧友网综合报道,在博通推出行业首款3nm光DSP后,Crdeo近日也宣布推出第二代Cardinal系列1.6T光DSP产品,同样基于3nm先进工艺。 AI计算集群正持续突破网络基础设施极限,高
    的头像 发表于 03-27 08:50 9888次阅读

    晶圆工艺制程清洗方法

    晶圆工艺制程清洗是半导体制造的核心环节,直接决定芯片良率与器件性能,需针对不同污染物(颗粒、有机物、金属离子、氧化物)和制程需求,采用物理、化学、干法、复合等多类技术,适配从成熟制程
    的头像 发表于 02-26 13:42 819次阅读
    晶圆<b class='flag-5'>工艺</b><b class='flag-5'>制程</b>清洗方法

    台积电拟投资170亿,在日本建设3nm芯片工厂

    据报道,全球最大的半导体代工制造商台积电(TSMC)已最终确定在日本熊本县量产3nm线宽的尖端半导体芯片的计划。预计该项目投资额达到170亿美元。日本政府正致力于提升国内半导体制造能力,并表示支持该计划,认为其有助于经济安全。
    的头像 发表于 02-06 18:20 412次阅读

    REDMI Turbo 5系列搭载MediaTek天玑9500s芯片

    REDMI Turbo 5 Max 搭载天玑 9500s,采用 3nm 制程工艺,第二代全大核架构设计,内置 8 大核 CPU 和 12 核 GPU。CPU 缓存+系统缓存达 29MB。
    的头像 发表于 02-01 17:25 2212次阅读

    1.4nm制程工艺!台积电公布量产时间表

    供应一度面临紧张局面。为应对市场激增的订单,台积电已启动新建三座工厂的扩产计划,旨在进一步提升产能,保障客户供应链的稳定交付。   与此同时,台积电在更尖端的1.4nm工艺研发上同样进展迅猛。公司正全力加速推进1.4nm
    的头像 发表于 01-06 08:45 7441次阅读

    国产芯片真的 “稳” 了?这家企业的 14nm 制程,已经悄悄渗透到这些行业…

    最近扒了扒国产芯片的进展,发现中芯国际(官网链接:https://www.smics.com)的 14nm FinFET 制程已经不是 “实验室技术” 了 —— 从消费电子的中端处理器,到汽车电子
    发表于 11-25 21:03

    台积电2纳米制程试产成功,AI、5G、汽车芯片,谁将率先受益?

    与现行的3nm工艺相比,台积电在2nm制程上首次采用了GAA(Gate-All-Around,环绕栅极)晶体管架构。这种全新的结构能够让晶体管电流控制更加精确,减少漏电问题,大幅提升芯
    的头像 发表于 10-29 16:19 1050次阅读

    MediaTek发布天玑座舱S1 Ultra芯片

    MediaTek 3nm 旗舰座舱芯片——天玑 座舱 S1 Ultra 正式亮相,以先进的生成式 AI 技术和卓越的 3nm 制程,带来远超同级的算力突破与智能座舱体验。
    的头像 发表于 10-23 11:39 1236次阅读

    台积电2纳米制程试产成功,AI、5G、汽车芯片

    又近了一大步。     这一历史性节点不仅意味着制程技术的再度跨越,也预示着未来AI、通信与汽车等核心领域即将迎来一场深刻的“芯革命”。 1、技术再突破 与现行的3nm工艺相比,台积电
    的头像 发表于 10-16 15:48 2894次阅读

    【「AI芯片:科技探索与AGI愿景」阅读体验】+工艺创新继续维持着摩尔神话

    。 FinFET是在22nm之后的工艺中使用,而GAA纳米片将会在3nm及下一代工艺中使用。 在叉形片中,先前独立的两个晶体管NFET和PFET被连接和集成在两边,从而进一步提升了集成
    发表于 09-06 10:37

    3D 共聚焦显微镜 | 芯片制造光刻工艺的表征应用

    光刻工艺是芯片制造的关键步骤,其精度直接决定集成电路的性能与良率。随着制程迈向3nm及以下,光刻胶图案三维结构和层间对准精度的控制要求达纳米级,传统检测手段难满足需求。光子湾3D共聚焦
    的头像 发表于 08-05 17:46 1526次阅读
    <b class='flag-5'>3</b>D 共聚焦显微镜 | 芯片制造光刻<b class='flag-5'>工艺</b>的表征应用

    苹果A20芯片的深度解读

    工艺,相较iPhone 17 Pro搭载的A19 Pro(3nm N3P)实现代际跨越。 ​ 性能与能效 ​:晶体管密度提升15%,同等功耗下性能提升15%,同等性能下功耗降低24-35%,能效比
    的头像 发表于 06-06 09:32 4684次阅读