具有LDD漏区结构的NMOS晶体管形成工艺

按照图5.12所示的自对准MOS 晶体管基本原理，在多晶硅栅光刻后，以高浓度离子注入对源漏区掺杂，形成 NMOS 晶体管的n+ p源漏结，或PMOS 晶体管P+ n源漏结。但是当沟道长度接近1µm后，特别是在进入亚微米尺寸以后，短沟道效应和热电子效应等小尺寸效应严重影响器件性能，源漏区结构及掺杂工艺必须予以改进。其途径是改变源漏区掺杂分布，从而减少多晶硅栅与源漏区的交叠，以控制短沟道效应，降低漏结附近的电场强度，以抑制热电子等高电场效应。这种工艺的基本原理是通过两次离子注入，先后形成掺杂浓度及深度不同的两个区域。在传统高掺杂源漏区的内侧，即紧邻多晶硅栅边缘的区域，形成浓度较低、结深较浅的掺杂区，称作轻掺杂漏区（light doping drain,LDD），也常称源漏延伸区（source/drain extension）。这样的结构，对于 NMOS晶体管，形成了n+ n- P漏结横向剖面，因而降低了栅极附近反向偏压漏结峰值电场强度，避免沟道电子由于从电场获得高能量而产生热电子效应。在PMOS器件中，形成的p+ p- n漏结也具有同样效果。虽然晶体管源区附近并无热电子效应存在，但MOS晶体管中源漏两者对称，可在电路中任选连接为漏极。注意这里的n-或p-都是相对高达1020cm-3的n+或p＋源漏接触区，其实际浓度也比较高，以避免过大串联电阻。这种掺杂浓度和结深不同的源漏结构，也是利用自对准工艺技术形成的。LDD结构是源漏区形成工艺的重要改进，对MOS 器件微小型化和集成电路性能优化有重要作用。

图5.14显示具有LDD漏区结构的自对准NMOS晶体管形成原理及主要工艺步骤。其中，栅介质与栅电极叠层结构的淀积及形成工艺，仍和5.3.2节所述相同，如图5.14（a）和（b）所示。此后，首先以多晶硅栅力掩蔽，选择能量较低、剂量较小的磷或砷离子，进行自对准轻掺杂源漏区离子注入，如图5.14（c）所示。形成LDD结构的离子注入剂量要比源漏接触区低1～2个数量级。接着应用CVD技术淀积适当厚度的氧化硅或氮化硅膜，如图5.14（d）所示，覆盖整个硅片。随后以反应离子刻蚀技术，进行各向异性刻蚀，平坦区域淀积的介质层被去除，而在多晶硅栅边缘陡直台阶处，由于保形覆盖的介质层厚，则会留下侧壁介质层，被称作侧壁介质隔层，简称为边墙，如图5.14（e）所示。之后，再以此两侧带有边墙的多晶硅栅 掩蔽，选择能量较高、剂量较大的砷离子进行第二次离子注入，如图5.14（f）所示。最后，经过高温退火，消除离子轰击缺陷和激活杂质原子，完成改进型源漏区形成工艺。

由上可见，具有LDD 结构的晶体管源漏区实际上由两部分组成：一部分是在与反型沟道相邻的前端区域，其掺杂浓度较低，与阱区形成的结较浅，有益于抑制短沟道效应和热载流子效应：另一部分为由介质边墙附近开始的后端区域，其掺杂浓度高，与区形成的结较深，有益于降低晶体管导通电阻。这个浓度高、结深较深的区域，也是源漏区形成金属化接触、与其他器件相连之处，也可称为源漏接触区。