MOS晶体管源漏栅自对准结构及工艺原理介绍

源漏栅自对准结构的MOS 晶体管形成工艺，是集成电路制造技术发展的重要里程碑之—。集成电路中最为基础的器件一双极型晶体管和场效应晶体管，都是由3个不同区域形成的两个 pn结构成的。这些不同区域与 Pn结要通过不同光刻和掺杂工艺形成。通常制造双极型晶体管时，它的集电区、基区和发射区需要通过3次互相对准的光刻掩模工艺和掺杂不同元素分别形成。早期MOS晶体管制造也需要经过两次光刻掩模工艺，先后形成源漏区和栅区。这种非自对准工艺形成的晶体管存在两方面缺点：其一，占用面积大，难于缩微；其二，有害寄生效应大，晶体管性能难于改进。两者都严重阻碍集成电路密度增加与功能提升。自对准MOS 晶体管技术克服了这些缺点，与多晶硅栅工艺相结合，成为MOS集成电路持续迅速发展的关键技术。从原理上说，自对准MOS 晶体管结构形成工艺，似可应用多种金属或其他材料作栅，但由于多晶硅与SiO2栅介质可形成特性优异的界面，并具有极其良好的可加工性，多晶硅栅成为最佳选择。自对准多晶硅栅MOS 器件技术的广泛成功应用，促使在双极型器件制造技术演进过程中，也研究开发成功多晶硅自对准双极器件制造工艺。通过光刻与一些薄膜工艺密切结合，形成相互自行对准定位的基区、发射区及它们的电极区域，对双极型超大规模集成电路集成度和性能提高发挥了重要作用。

图5.12 以 NMOS晶体管为例，显示多晶硅栅自对准晶体管的结构及其形成基本原理。在完成阱区和场区等加工后，经过热氧化和CVD工艺，在硅片上先后生长栅氧化层和淀积多晶硅层，并用扩散或离子注入高浓度磷掺杂，使多晶硅具有良好导电性。然后通过光刻及刻蚀，形成多晶硅栅电极图形。接着通过磷（或砷）离子注入，完成高掺杂n+源漏区。此时，栅区上的多晶硅薄膜，可以阻挡杂质离子进入栅氧化层及其下面的沟道区，而且多晶硅能够承受离子注入后的高温退火工艺，得以消除离子碰撞损伤与激活载流子，形成优良性能的源漏n+p结。因此，仅通过一次掩模光刻，与多晶硅、离子注入等工艺相结合，就界定和形成相互对准的NMOS晶体管所有区域——栅电极和源漏区，即栅源漏自对准结构。这种 MOS 器件结构，使源漏区与栅电压感应形成的沟道精确定位，可减小栅源、栅漏寄生电容，晶体管电学性能因而获得显著优化。由于晶体管不同作用区域通过一次光刻形成，可以避免多次光刻形成不同器件区域时难免产生的边界套准偏差，减小晶体管占用面积，使集成电路中的器件密度提高。所以，自对准多晶硅栅晶体管形成工艺，成为实现器件持续微小型化的极力有效的途径。

自对准多晶硅栅MOS 晶体管形成工艺，是一种既简化又优化的器件加工技术。“简化”与“优化”有机结合，可以说是许多自对准结构和工艺的共同特点。它们往往都是基于某种物理或化学原理的“自对准技术”，形成某种“自对准器件结构”，既可简化工艺步骤，又可优化器件性能。

制造沟道长度愈益缩小和跨导愈益增大的NMOS 及 PMOS 晶体管，是CMOS集成电路技术发展的首要途径。为了实现这一要求，自对准多晶硅栅工艺必须与一系列相关工艺密切结合。所涉及的工艺有超洁净栅氧化、优质多晶硅薄膜淀积及掺杂、精密多晶硅栅光刻及刻蚀、优化沟道区与源漏区的纵向及横向掺杂等。