Cadence VLAB亮相2026日本MATLAB技术博览会

近日，Cadence VLAB 亮相于东京举办的日本 MATLAB Expo 展会。现场演示了如何让 MATLAB 与 Simulink 模型和 VLAB 虚拟开发机（VDM）进行联合仿真，实现在虚拟硬件在环（Virtual Hardware-in-the-Loop）环境中完成软件测试。

虚拟化硬件在环（HIL）、处理器在环（PIL）与软件在环（SIL）技术，能够为软件定义汽车（SDV）的落地，提供便捷的测试能力与开发敏捷性。虚拟化技术让开发人员与自动化持续集成/持续部署（CI/CD）系统，可即时调用任意规模的硬件资源，避免需要在数量有限的物理测试设备上排队执行测试。

VLAB 虚拟开发机（VDM）可以运行目标系统的完整软件栈——包括应用程序、操作系统与驱动程序。该软件是在真正的目标硬件平台运行的软件，而不是专为仿真平台编译的软件。VDM 内部集成了各类数字、模拟输入输出设备模型：比如可用于 PWM 模块的 GPIO 管脚、模拟信号、独立板卡上的大电流驱动器等等。

对于 VLAB 来说，无论代码是人工编写的还是由 MATLAB/Simulink 自动生成的，都可以在 VDM 上运行、调试，并且可以通过 VLAB 的脚本进行故障注入。

借此，就可以在传感器、执行器失效等异常工况下对系统进行测试，验证系统的稳定性与错误处理能力。在 MATLAB/Simulink 模拟的各类极限、严苛的物理环境下，同样也可以对系统进行测试验证。