0
  • 聊天消息
  • 系统消息
  • 评论与回复
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
会员中心
创作中心

完善资料让更多小伙伴认识你,还能领取20积分哦,立即完善>

3天内不再提示

JEDEC JESD51-1中的静态法与动态法

潘艳艳 来源:jf_20374031 2026-05-16 16:50 次阅读
加入交流群
微信小助手二维码

扫码添加小助手

加入工程师交流群

1995年12月,JEDEC JESD51-1应运而生。这款标准规范了半导体电子器件结温的电学测温法(Electrical Test Method,ETM)的使用,并提出了两种测试方法——动态法(Dynamic Mode)和静态法(Static Mode)。

wKgZPGn7BB2AXJ6ZAAJIo4CSOJc299.jpg

动态法的工作原理是通过向被测器件施加不同长度的脉冲加热功率(脉冲时长一般由短到长),使器件产生温升,并在每个脉冲结束后切换回感温电流(用于采集温敏电压计算温度的小电流)采集一个温度点。大电流关断到采集温敏电压的延时(电流切换瞬间会有较大的电压波动,采样需在这之后进行,因此需要设置采样延时),大多数是根据经验值对不同测试对象进行适配。

wKgZPGn7BCCAFUY6AAFkxacvJXE726.jpg

而静态法是将测试器件加热至稳态后,快速切断加热电流,同时对待测器件通入感温电流。之后,器件会在热沉的作用下降温,直到与热沉的温度相同。整个降温过程的温敏电压变化会被全部采集,将K系数带入即可得到结温的整个降温过程的温度变化。静态法的温敏电压的采集有一个关键要点,就是采样频率的连续变频技术。在加热电流关断初期,器件的芯片内部的温度急剧变化,通常需要MHz的采集频率才能满足测试需求。但是随着热传递到时间常数较大的外层时,温度随时间的变化速度会渐渐趋缓,此时过高的采样频率反而会导致测试数据量过剩冗余。比如,在连续1MHz频率采样的情况下,1秒钟的采集数据就可以达到约2MB的大小,一次瞬态热测试的数据量就能达到数百MB以上,非常不利于数据的储存、传输和管理。除此之外,在结构函数的计算过程中,不论是时间还是时间常数都是自然对数幂次方,匀速采样在对数轴上的数据密度分布反而是不均匀的,因此导致给后期数据处理带来不良影响。而连续变频技术使得温敏电压的测试在不同量级的时间域里实现连续变频采集,大大缩小了数据的体量,而且满足了采集点在对数时间轴上的均匀分布,很好地解决了以上问题。

wKgZO2n7BCCAK7V7AAEjwKHHkKI118.jpg

2010年11月,JESD51-14问世,对静态法(冷却测试法)进行了进一步的优化,并将其推荐为标准方案,而动态法并未提及,其原因是动态法存在一些难以忽视的问题。首先,从上面的两幅过程图中,我们可以发现静态法只需要加热至一次稳态即可,但动态法需要多次脉冲加热,最后一个脉冲仍需加热至稳态。在测试时间上,静态法仅需一次脉冲的时间就能得到数据点非常密集的温度变化曲线,而动态法需要的测试时间更长,但得到的数据点却很稀疏。

第二,使用电学法测量器件结温时,电学底噪无法避免。由于动态法每次脉冲后只采集一个点,因此数据精度受电学底噪影响显著。反观静态法,它整个降温过程以最高一兆赫兹速度采集若干个点,之后在软件中进行平滑处理,可显著降低电学底噪带来的影响。

wKgZPGn7BCGAO61HAAFUFs6j0_U172.jpg

第三,在进行热测试时,加热电流切换回感温电流后,短时间内的电压变化不只是受温度影响,还受到电学因素的影响,产生很大的波动。我们将这段时间的数据称为开关噪音,这些数据不能真实反应器件的温度。在动态法中,电流切换后只采集一个点,并且需要设置一个延迟时间,来确定这个点何时采样。如果设置的延迟时间过短,则采集到的数据可能为开关噪音,导致数据严重不合理,产生巨大的误差;如果设置时间过长,由于温度变化初期,结温变化非常剧烈,所以Tj(器件结温)降低较大,导致采集得到的Tj偏低。而静态法能够连续记录电流切换后的全部数据,可以明显地观察到电压受到电学影响带来的变化。并可以借JESD51-14标准中的方法进行补偿计算,通过外插得到关断瞬间的准确的Tj。

wKgZO2n7BCGAGiPVAAKShjCqx6U697.jpg

对于瞬态热阻的测试除了获得高精度的结温变化数据,还需要稳定精准的加热功率的数值。当加热电流流经器件时,其两端的电压会随着Tj的变动而不断波动,进而使得加热功率也随时间发生变化。由于这种动态变化,动态法在采集每个脉冲时的加热功率都会有所差异,换言之,加热功率测试值会出现不同程度的误差。然而,静态法则采取了不同的策略。它先将器件加热至热稳态,再从中捕获一个稳定的功率值。这样,静态法为后续的数据分析提供了一个更为准确和可靠的功率数据。

wKgZPGn7BCGARLBBAAGcpLtKyAA747.jpg

综上所述,从多个方面考量,JESD51-14标准中推荐的静态法显然更加适宜。无论是从采样点数的密集程度,还是电学底噪对数据采集精度的影响,亦或是电流切换对数据采集的干扰,静态法均展现出其优越性。尤为关键的是,静态法在采集功率的准确性方面表现突出,为数据分析提供了更为可靠的基础。因此,综合各方面因素,对于瞬态热测试而言,静态法无疑是更合适的选择。

声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉
  • 半导体
    +关注

    关注

    339

    文章

    31494

    浏览量

    267710
  • 电子器件
    +关注

    关注

    2

    文章

    660

    浏览量

    33479
收藏 人收藏
加入交流群
微信小助手二维码

扫码添加小助手

加入工程师交流群

    评论

    相关推荐
    热点推荐

    关于数码静态显示的一个问题

    本帖最后由 情心生 于 2012-1-24 13:36 编辑 我用的是天祥TX-1C学习板,用最基本的思想写了一个静态显示循环显示0-F的程序如下:#include#defin
    发表于 01-24 13:33

    R_10002_JEDEC_JESD204A数据转换器接口技术分析

    R_10002_JEDEC_JESD204A数据转换器接口技术分析
    发表于 08-14 12:22

    小说 JESD

    JESD204b接口已经在国内好几年,但是几乎没有一篇文章和其实际应用相关。其实对于一个关于JESD204b接口ADC项目来讲一共大致有5个部分:ADC内核,ADC的JESD接口,[color
    发表于 08-09 20:33

    开关的传递函数:状态空间平均动态分析

    上一章利用“状态空间平均”导出的公式进行了静态分析。本章将进行动态分析,以引出状态空间平均的目的–。请结合上一章静态分析的内容一并阅读。
    发表于 11-27 16:44

    JESD204接口简介

    设计越来越复杂,以及对转换器性能要求的提高,JESD204标准有望进一步调整和演进,满足新设计的需要。参考文献(均出自JEDEC固态技术协会,网址http://www.jedec.org) 1
    发表于 05-29 05:00

    JESD204标准解析

    (通常是FPGA或ASIC)之间几个G比特的串行数据链路。在JESD204的最初版本,串行数据链路被定义为一个或多个转换器和接收器之间的单串行通道。图1给出了图形说明。图中的通道代表M个转换器和接收器
    发表于 06-17 05:00

    JESD204C的标准和新变化

    的时间内处理更多信息。相应地,对快速增长的高带宽进行测试与分析便意味着需要使用速度更快、容量更大的电子测试设备。  对数据不断增长的需求导致JEDEC固态技术协会需要引入新的 JESD204 标准,以实现
    发表于 01-01 07:44

    如何采用系统参考模式设计JESD204B时钟

    JESD204B系统(以LMK04821系列器件作为时钟解决方案)的高级方框图。图1:典型的JEDEC JESD204B应用方框图 LMK04821凭借来自第二锁相环(PLL)电压控制
    发表于 11-18 06:36

    LCD的动态驱动与应用

    LCD的动态驱动与应用作者: 西安电子工程研究所 柳青松摘要:本文以点阵式液晶显示器为例对其动态驱动作以介绍,给出了一种克服交叉效应的办法。最后,给出了一
    发表于 11-01 13:58 58次下载
    LCD的<b class='flag-5'>动态</b>驱动<b class='flag-5'>法</b>与应用

    JEDEC JESD204A数据转换器接口技术分析

    数据转换器通常需要很少的来控制/ 状态总线引脚来配置和监控 JEDEC JESD204A 接口的功能特性。控制和状态寄存器接口的详细信息被明确排除在 JEDEC 规范的范围之外。JESD
    发表于 08-04 16:22 56次下载
    <b class='flag-5'>JEDEC</b> <b class='flag-5'>JESD</b>204A数据转换器接口技术分析

    JESD204B SystemC module 设计简介(一)

    和RTL代码的编写。设计以最新的版本JESD204B.01(July 2011)为参考,设计根据数据流的传输分为传输层、数据链路层、物理成进行代码的编写,其中JESD204B的模拟特性在本设计因为无法实现,所以并没有做过多的描
    发表于 11-17 09:36 3646次阅读
    <b class='flag-5'>JESD</b>204B SystemC module 设计简介(一)

    JESD204B标准及演进历程

    在从事高速数据撷取设计时使用FPGA的人大概都听过新JEDEC标准「JESD204B」的名号。近期许多工程师均联络德州仪器,希望进一步了解 JESD204B 接口,包括与FPGA如何互动、JE
    发表于 11-18 02:57 1.5w次阅读

    JESD 51封装器件的热测量方法

    JESD 51封装器件的热测量方法(单个半导体器件)
    发表于 01-15 11:46 4次下载

    双向ESD保护二极管-PESD5V0F1BLD

    双向 ESD 保护二极管-PESD5V0F1BLD
    发表于 02-20 18:56 1次下载
    飞<b class='flag-5'>法</b>双向<b class='flag-5'>ESD</b>保护二极管-P<b class='flag-5'>ESD5V0F1</b>BLD

    JESD204B是FPGA的新流行语吗

    JESD204B规范是JEDEC标准发布的较新版本,适用于数据转换器和逻辑器件。如果您正在使用FPGA进行高速数据采集设计,您会听到新的流行词“JESD204B”。与LVDS和CMOS接口相比,这一较新的版本具有显著的优势,因为
    的头像 发表于 05-26 14:49 1778次阅读
    <b class='flag-5'>JESD</b>204B是FPGA<b class='flag-5'>中</b>的新流行语吗