双锁相环邻频调制器制作,Phase-locked loop
双锁相环邻频调制器制作,Phase-locked loop
关键字：锁相环调制器电路图
作者：林德耀
本制作是在单片机控制下，通过复位开关对双锁相环邻频调制器输出的电视频道进行递增或递减的切换，基于上期(09年第七期)所描述的双锁相环邻频调制器设计与制作的基础上，在MC145152AP、MC12022锁相分频的环节上，对电视频道的本振频率(比欲设频道的图像载频高38MHz)进行数字编码，根据编码规则所获得的信息进行C语言的程序设计。仿真测试通过后将程序烧录在AT89C52单片机芯片内，制作成的电路通过两个复位开关进行电视频道的切换，并将有关数据显示在LCD液晶显示屏上。
一、单片机控制电路原理
单片机控制电路如下图所示，SW3为复位开关，当按下复位开关SW3时，电路复位，单片机处于起始工作状态(1CH)；按下复位开关SW1或SW2，双锁相环邻频调制器输出的电视频道分别作步进递增或递减的变换。
一、单片机控制电路原理
单片机控制电路如下图所示，SW3为复位开关，当按下复位开关SW3时，电路复位，单片机处于起始工作状态(1CH)；按下复位开关SW1或SW2，双锁相环邻频调制器输出的电视频道分别作步进递增或递减的变换。
所有的这些信息传递，都是经系统软件处理后由P1、P2口输出欲设频道本振频率相应的数字编码信息至CK1插座上，CK1插座与上期(09年第七期)所描述的MCl45152AP相应端口相连,迫使双锁相环邻频调制器根据人们的意愿进行电视频道的切换，并在LCD液晶显示屏上显示当前所设置的频道数和本振频率。
数字编码信息与LCD液晶显示屏所显示预设频道数及本振频率对应关系一览表如下表所示。
|
频道数
声明：本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人，不代表电子发烧友网立场。文章及其配图仅供工程师学习之用，如有内容侵权或者其他违规问题，请联系本站处理。
举报投诉
发布评论请先 登录 相关推荐
热点推荐
CDCVF2510 3.3V锁相环时钟驱动器技术文档总结该CDCVF2510是一款高性能、低偏斜、低抖动、锁相环 （PLL） 时钟驱动器。它使用锁相环 （PLL） 将反馈 （FBOUT） 输出与时钟 （CLK） 输入信号在频率和相位上精确对齐。它专为
CDC2536 锁相环时钟驱动器技术文档总结CDC2536是一款高性能、低偏斜、低抖动的时钟驱动器。它使用锁相环 （PLL） 将时钟输出信号在频率和相位上精确对齐到时钟输入 （CLKIN） 信号。它专门设计用于同步 DRAM 和流行的微处理器
CDCVF2510A 3.3V锁相环时钟驱动器技术文档总结该CDCVF2510A是一款高性能、低偏斜、低抖动、锁相环 （PLL） 时钟驱动器。该CDCVF2510A使用锁相环 （PLL） 将反馈 （FBOUT） 输出在频率和相位上精确对齐到时钟 （CLK
基于锁相环的无轴承同步磁阻电机无速度传感器检测技术使用场合。为实现无轴承同步磁阻电机高速超高速、低成本、实用化运行，提出了一种基于锁相环法的无速度传感自检测技术。通过应用锁相环原理，设计出无轴承同步磁阻电机无速度传感器，并基于 Matlab
发表于 07-29 16:22
高压放大器在锁相环稳定重复频率研究中的应用实验名称： 锁相环稳定重复频率的系统分析 实验内容： 针对重复频率的漂移，引入两套锁相环系统反馈控制两个激光器的重复频率，将其锁定在同一个稳定的时钟源上。本章主要阐述了经典锁相环的原理
Analog Devices Inc. ADF4382x小数N分频锁相环 (PLL)数据手册Analog Devices ADF4382x小数N分频锁相环 (PLL) 是一款高性能、超低抖动、小数N分频锁相环 (PLL)。它集成了压控振荡器 (VCO)，是5G或数据转换器时钟
锁相环(PLL)电路设计与应用（全9章）内容介绍本文档主要介绍锁相环(PLL)电路的设计与应用，内容包括PLL工作原理与电路构成、PLL电路的传输特性、PLL电路中环路滤波器的设计方法、PLL电路的测试与评价方法、PLL特性改善技术
发表于 04-18 15:34
FCTS1000-10-5参考锁相转换器SynergyFCTS1000-10-5参考锁相转换器SynergyFCTS1000-10-5是一款由Synergy公司生产的参考锁相转换器（Reference
发表于 02-11 09:29
锁相环是什么意思锁相环（Phase-Locked Loop，简称PLL）是一种广泛应用于电子系统中的反馈控制系统，主要用于频率合成和相位同步。本文将从锁相环的工作原理、基本组成、应用案例以及设计考虑等
AN-1420：利用数字锁相环(DPLL)实现相位增建和无中断切换电子发烧友网站提供《AN-1420：利用数字锁相环(DPLL)实现相位增建和无中断切换.pdf》资料免费下载
发表于 01-13 14:07
•0次下载
可编程晶振的锁相环原理锁相环(Phase-LockedLoop，PLL)是一个能够比较输出与输)入相位差的反馈系统，利用外部输入的参考信号控制环路内部振荡信号的频率和相位，使振荡信号同步至参考信号。而锁相环
可编程晶振的关键技术——锁相环原理讲解扬兴科技的可编程晶振利用锁相环技术，实现了核心参数的随意编程定制。这意味着客户可以根据具体需求，在1MHz~2100MHz的宽频率范围内（精确至小数点后六位）选择任意频点进行定制。
TMS320C6000 DSP软件可编程锁相环控制器指南电子发烧友网站提供《TMS320C6000 DSP软件可编程锁相环控制器指南.pdf》资料免费下载
发表于 12-24 16:54
•0次下载
版权所有 © 湖南华秋数字科技有限公司 长沙市望城经济技术开发区航空路6号手机智能终端产业园2号厂房3层（0731-88081133） 电子发烧友 （电路图） 湘公网安备43011202000918 工商网监
湘ICP备2023018690号-1
|
评论