智多晶DisplayPort_RX IP介绍
简介
DisplayPort（DP）是由视频电子标准协会（VESA）制定的高性能数字视频接口，专为高分辨率显示器和多屏应用设计。
智多晶DisplayPort_RX IP遵循《VESA DisplayPort Standard V1.2a》标准，适用于PC、GPU视频接收或工业视频采集等应用。
IP特性
支持1、2、4 通道
支持线速率1.62、2.7、5.4Gb/s
支持RGB、YCrCb色彩空间
支持最高16bit色彩量化位宽
支持每周期输出1、2、4像素
支持1Mb/sAUX通信
支持eDP与DP接口
支持自定义EDID
支持最高4K*2K@60Hz显示
便利性设计
智多晶DisplayPort_RX IP提供了示例工程，在示例工程中，以源码的形式提供了EDID ROM，用户可以在代码中自行更新EDID信息，也可以通过I2C接口外挂EEPROM存储EDID信息。
图1 DisplayPort_RX IP示例工程
获取技术文档
技术文档获取：DisplayPort_RX IP已发布，用户可以在HqFpga软件“IP管理”中打开DisplayPort_RX IP界面查看用户指南，或访问智多晶官网（www.isilicontech.com）下载用户指南。
声明：本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人，不代表电子发烧友网立场。文章及其配图仅供工程师学习之用，如有内容侵权或者其他违规问题，请联系本站处理。
举报投诉
-
接口
+关注
关注
33文章
9588浏览量
157592 -
gpu
+关注
关注
28文章
5259浏览量
136039 -
智多晶微电子
+关注
关注
0文章
24浏览量
258
原文标题：“芯”技术分享|智多晶DisplayPort_RX IP介绍
文章出处：【微信号：智多晶，微信公众号：智多晶】欢迎添加关注！文章转载请注明出处。
发布评论请先 登录
相关推荐
热点推荐
SN75DP128A：DisplayPort 1:2 开关的卓越之选
SN75DP128A：DisplayPort 1:2 开关的卓越之选 在当今的电子设备领域，DisplayPort接口的应用越来越广泛，对于DisplayPort信号的切换需求也日益增长。德州仪器
智多晶DSP IP应用介绍
在现代异构计算架构中，FPGA的可编程逻辑阵列以其高度灵活性著称。但仅靠查找表（LUT）和触发器构成的标准逻辑单元处理复杂算法时，往往面临资源开销大、时序收敛难、功耗攀升等现实瓶颈。
智多晶MCU硬核IP全面升级|CM3和STAR新特性介绍
更统一的架构、更灵活的总线、更简洁的配置——智多晶MCU硬核IP全面升级 随着嵌入式系统复杂度不断提升，FPGA内置MCU硬核已成为主流方案。智多晶针对SA5Z-30和SA5Z-50系列芯片的MCU
瑞萨RX MCU启动文件详解
本文详细介绍了RX MCU从复位到进入main函数的过程，有助于读者对RX MCU体系结构的理解，RAM和ROM的初始化，以及bootloader程序的开发。
智多晶MIPI CSI-2 RX IP在固态激光雷达的应用
摄像头接口。今天给大家带来《MIPI CSI-2 RX应用于固态激光雷达》的解决方案，该方案将从项目背景、系统架构设计、功能演示等三个方面详细介绍。
探索 SN75DP126：DisplayPort 1:2 重驱动开关的特性与应用
介绍一款功能强大的芯片——SN75DP126，它在 DisplayPort 和 HDMI/DVI 信号处理方面有着出色的表现。 文件下载： sn75dp126.pdf SN75DP126 概述
智多晶EDA工具HqFpga软件的主要重大进展
智多晶EDA工具HqFpga（简称HQ），是自主研发的一款系统级的设计套件，集成了Hqui主界面、工程界面、以及内嵌的HqInsight调试工具、IP Creator IP生成工具、布局图、热力
智多晶CPRI协议DEMO介绍
口）协议，正是保障这一传输过程高效、稳定的关键技术标准。今天，我们就带大家深入解读西安智多晶微电子有限公司的 CPRI 协议演示方案，看看这项技术如何为无线通信赋能。
智多晶SerDes 2.0 IP介绍
为了满足用户对SerDes日益增涨和多样化的要求。智多晶SerDes IP推出了2.0版本的升级，本次升级相比1.0版本主要带来了以下的变化。
智多晶AXI视频通讯DEMO方案介绍
在图像与视频处理领域，灵活、高效、低延迟的解决方案一直是行业追求的目标。西安智多晶微电子有限公司推出的AXI视频通讯DEMO方案，基于智多晶SA5Z-30-D1-8U213C FPGA器件，通过
智多晶SGMII IP介绍
SGMII(Serial Gigabit Media Independent Interface) 通过将网络数据与控制接口进行转换，将复杂的GMII接口转换为一对serdes接口，减少了PHY与MAC之间的接口数量。
智多晶QSGMII IP介绍
QSGMII(Quad Serial Gigabit Media Independent Interface) 旨在将4个GMII接口转换为一个统一的5Gb/s速率的SERDES接口，极大地减少了PHY与MAC间连接所需的信号接口数量。
智多晶VBO_TX IP产品核心亮点
在当今数字化世界中，视频数据的高速传输对于众多电子设备和应用场景至关重要。智多晶微电子有限公司推出的 VBO_TX IP（基于 V-by-One HS Standard_Ver 1.4 版本协议技术标准）为这一需求提供了一种高性能、低功耗的解决方案。
智多晶eSPI_Slave IP介绍
eSPI总线具有低功耗、管脚数量少、高效的数据传输等优点，常用于与EC、BMC、SIO等外设的通信，是PC中CPU与这些外设通信的主流协议。智多晶eSPI_Slave IP符合eSPI标准规范，支持相关协议属性。
智多晶FIFO_Generator IP介绍
FIFO_Generator是智多晶设计的一款通用型FIFO IP。当前发布的FIFO_Generator IP是2.0版本，相比之前的1.1版本主要新增了非等比输入输出数据位宽支持和异步FIFO跨时钟级数配置功能。
评论