新思科技Synopsys.ai解决方案以AI驱动RISC-V创新

RISC-V，实现场景全渗透

RISC-V 作为开源开放的指令集架构，其具备的“开源可定制、高能效比、原生 AI 适配、模块化扩展”四大核心特性，能快速响应 AIoT、智能汽车、高性能计算等新兴场景的算力需求。2025 年，RISC-V 应用场景实现从低复杂度到高复杂度、从消费级到工业级/车规级的全面渗透，形成“全场景覆盖、重点突破”的发展态势。物联网领域，RISC-V 凭借低功耗、高性价比优势，成为主流架构选择，覆盖智能家居、工业物联网、智慧医疗等多个细分场景。智能汽车领域成为 RISC-V 场景落地的核心突破口，覆盖智能座舱、自动驾驶、车身控制等多个核心环节。数据中心与高性能计算领域，RISC-V 实现从“试点应用”到“规模化部署”的跨越。

标准体系日趋完善

国际标准层面，RISC-V 国际基金会主导的 RVA23 配置文件标准于 2025 年全面落地实施，该标准首次规范了 64 位服务器处理器的技术要求，明确了指令集扩展、内存管理、虚拟化等核心技术指标，使 RISC-V 服务器芯片的兼容性测试覆盖率提升至 95.6%，有效解决了此前行业“各自为战、标准不一”的碎片化问题。同时，RISC-V 国际基金会启动 RVA23-P1 minor 版本规划，重点优化 AI 推理、加密计算等场景的指令集支持，进一步提升标准的场景适配能力。据 RISC-V 国际协会 CEO 安德里亚·加洛披露，预计 2021 年至 2031 年，RISC-V 的整体市场渗透率将从 2.5% 飙升至 33.7%，全面覆盖全行业领域。

国内标准层面，标准体系建设进入“闭环发展”阶段。中电标协 RISC-V 工委会牵头编制并发布《中国 RISC-V 标准体系（2025 版）》，涵盖基础通用、芯片设计、软件适配、测试认证四大类共 28 项标准，形成了覆盖全产业链的标准框架。

国际生态格局与合作

2025 年，国际合作与协同创新深度推进，中国积极参与全球 RISC-V 生态共建，深度参与 RISE 全球性合作项目，该项目旨在构建全球统一的 RISC-V 软件框架，国内有 20 余家企业参与其中，贡献 170 余项 patch 纳入 AOSP、GCC 等开源社区主线。在政府间合作层面，中国电子工业标准化技术协会与巴西半导体行业协会正式签署战略合作协议，建立 RISC-V 标准互认、技术交流、产业合作机制，为全球开源生态互联互通搭建桥梁。在企业间合作层面，国内企业与 SiFive、Andes Technology 等国际 RISC-V 领军企业开展深度合作，芯来科技与 NVIDIA 联合开发异构集成芯片，奕斯伟计算为 SiFive 开发板提供主控芯片，实现技术优势互补。

中国 RISC-V 企业格局持续优化，形成“头部企业引领创新、初创企业多点突破、产业链协同发展”的良性竞争生态。头部企业凭借技术积累、资金优势与生态资源，在高性能计算、车规级芯片等高端领域占据主导地位；初创企业则聚焦细分场景，以差异化创新实现突围，推动 RISC-V 生态的多元化发展。产业链协同趋势明显，形成“IP 核-芯片设计-制造-封装测试-软件适配-场景应用”的完整产业链生态。

国际巨头加速布局 RISC-V，进一步推动全球产业格局向开源架构倾斜，为中国 RISC-V 生态发展带来新机遇。高通收购 RISC-V 企业 Ventana Micro Systems，强化在高性能 RISC-V 领域的布局；英伟达 2025 年出货 10 亿颗 RISC-V IP 核，主要应用于汽车电子、物联网等场景；英特尔计划 2026 年推出 10nm 制程 RISC-V 服务器芯片，加速 RISC-V 在数据中心领域的渗透。国际巨头的入局，一方面加剧了全球 RISC-V 市场的竞争，另一方面也推动了 RISC-V 生态的全球化发展，为中国企业参与全球竞争、拓展国际市场提供了契机。

AI 驱动的设计优化——新思科技解决方案 Synopsys.ai

RISC-V 一步步迈向主流，带来全球芯片架构的革新，芯片设计复杂性的指数增长为 RISC-V 的发展带来了重大挑战。先进工艺节点迁移带来的技术难题，紧迫的上市时间目标、不断攀升的制造测试成本以及全球工程资源短缺都是 RISC-V 芯片设计企业面临的难题。

得益于电子设计自动化（EDA）领域人工智能（AI）技术的进步，企业现在可以直面这些挑战。新思科技推出业界首个 AI 驱动的全栈 EDA 解决方案 Synopsys.ai，能够显著提升全流程的设计质量（Quality of Results, QoR）和生产效率。该解决方案通过整合全面的 AI 驱动设计优化、数据分析和生成式人工智能（Generative AI）功能，为芯片设计流程提供了持续的差异化优势。作为 AI 驱动设计的行业先驱，Synopsys.ai 帮助企业在系统复杂性增加、人才短缺加剧和行业需求不断攀升的背景下，加速芯片设计流程，更高效地开发更多芯片。

新思科技在整个 EDA 技术栈中引入生成式人工智能（GenAI）功能，帮助芯片设计者实现前所未有的生产力提升，具体包括：

Synopsys.ai Copilot 提供强大的协作能力，为开发者提供工具使用指导、结果分析支持以及优化的 EDA 工作流程建议

生成式 AI 技术可加速 RTL 开发、形式化验证断言创建和 UVM 测试平台的构建

全自动化功能支持从自然语言到芯片架构、设计与制造流程的端到端工作流创建

基于大型语言模型（LLM），Synopsys.ai 生成式人工智能（GenAI）功能可部署于任何本地或云环境中。

对于追求最佳功耗、性能和面积（Power, Performance, and Area, PPA）目标的设计工程师，新思科技设计空间优化（DSO.ai）解决方案是理想选择。验证工程师可以借助新思科技验证空间优化（VSO.ai）解决方案，更快实现更高质量的验证覆盖率。测试工程师可以利用新思科技测试空间优化（TSO.ai）解决方案，应对减少测试向量数量同时优化缺陷覆盖率的双重挑战。模拟设计工程师可以使用新思科技模拟空间优化（ASO.ai）解决方案，通过跨多个测试平台和数百个PVT（工艺、电压、温度）角优化复杂模拟设计，快速收敛到满足工程规范的最佳设计点，从而提升模拟设计的性能和鲁棒性。此外，新思科技 ASO.ai 的附加技术支持跨技术节点快速迁移模拟设计。

Synopsys.ai EDA 整体解决方案利用 AI 的强大功能优化芯片性能、加速芯片设计并提升整个 EDA 流程的效率，从而实现最佳功耗、性能和面积（PPA）配置，并提高晶圆厂良率。AI 驱动的超融合 EDA 堆栈可快速应对复杂的设计挑战，接管重复性任务，例如设计空间探索、验证覆盖率、回归分析以及测试程序生成。Synopsys.ai 的综合数据分析解决方案通过挖掘开发流程中收集的海量数据，提取尚未被利用的可操作洞察，进一步提升生产力。借助 Synopsys.ai，工程团队可以专注于设计创新，大幅缩短产品上市时间。