Freescale MCF5373微处理器：特性、设计考量与电气规格解析

在电子设计领域，微处理器是众多项目的核心。Freescale的MCF5373微处理器凭借其丰富的功能和出色的性能，在众多应用场景中展现出强大的优势。今天，我们就来深入了解一下这款微处理器。

文件下载：MCF5372LCVM240.pdf

1. MCF5373概述

1.1 产品特性

MCF5373采用了Version 3 ColdFire可变长度RISC处理器核心，具备系统调试支持和JTAG支持，方便进行系统级板测试。它拥有多种片上存储器，包括16 - Kbyte统一回写缓存和32 - Kbyte双端口SRAM，可被核心和非核心总线主控（如DMA、FEC和USB主机及OTG）访问。此外，它还具备电源管理、嵌入式VoIP系统解决方案、SDR/DDR SDRAM控制器、USB主机和OTG控制器等丰富功能。

1.2 家族对比

MCF537x家族有多种设备衍生型号，如MCF5372、MCF5372L、MCF53721、MCF5373和MCF5373L。不同型号在核心时钟、外设和外部总线时钟、性能、功能模块等方面存在差异。例如，MCF5373和MCF5373L具备密码硬件加速器，而MCF5372和MCF5372L则没有。

1.3 订购信息

提供了不同型号的订购信息，包括产品描述、封装、速度和温度范围。例如，MCF5372CAB180采用160 QFP封装，时钟速度为180 MHz，工作温度范围为 - 40° 至 + 85°C。

2. 硬件设计考量

2.1 PLL电源滤波

为增强噪声隔离，强烈建议为PLL模拟 (V{DD}) 引脚使用外部滤波器。将滤波器连接在板 (V{DD}) 和 (PLLV{DD}) 引脚之间，电阻和电容应尽可能靠近专用 (PLLV{DD}) 引脚放置。

2.2 USB电源滤波

为最小化噪声，每个USB电源引脚都需要外部滤波器。滤波器连接在板 (EV{DD}) 或 (IV{DD}) 和每个 (USBV{DD}) 引脚之间，电阻和电容同样要靠近专用 (USBV{DD}) 引脚。此外，还建议并联一个0.01 F的电容。

2.3 电源电压排序和分离注意事项

在电源上电和掉电序列中， (SDV{DD}) 和 (EV{DD}) 之间的关系并不关键。上电时，若 (EV{DD} / SDV{DD}) 在 (IV{DD}) 为0 V时上电，I/O焊盘的感应电路会使所有连接到 (EV{DD} / SDV{DD}) 的焊盘输出驱动器处于高阻抗状态。 (IV{DD}) 不应在电源斜坡上升期间比 (EV{DD})、(SDV{DD}) 或 (PLLV{DD}) 领先超过0.4 V，否则内部ESD保护二极管会有高电流。掉电时，若 (IV{DD} / PLLV{DD}) 先掉电，I/O焊盘的感应电路会使所有输出驱动器处于高阻抗状态。 (IV{DD}) 不应在掉电期间比 (EV{DD})、(SDV{DD}) 或 (PLLV{DD}) 低超过0.4 V，否则ESD保护二极管会有不期望的高电流。推荐的掉电序列是先将 (IV{DD} / PLLV{DD}) 降至0 V，再降低 (EV{DD} / SDV_{DD}) 电源。

3. 引脚分配和复位状态

3.1 信号复用

文档列出了MCF537x引脚按功能分组的信息，包括引脚的方向、电压域、信号名称、GPIO功能和备用功能等。需要注意的是，引脚的主要功能不一定是其默认功能，与GPIO复用的引脚默认具有GPIO功能。

3.2 引脚布局

提供了196 MAPBGA和160 QFP两种封装的引脚布局图，方便工程师在设计电路板时进行引脚连接。

4. 电气特性

4.1 最大额定值

规定了核心电源电压、CMOS焊盘电源电压、DDR/内存焊盘电源电压、PLL电源电压、数字输入电压、瞬时最大电流、工作温度范围和存储温度范围等最大额定值。这些值是应力额定值，在最大值下不能保证功能正常运行，持续在这些水平下操作可能会影响设备可靠性或造成永久性损坏。

4.2 热特性

给出了不同封装（256MBGA、196MBGA、160QFP）的热特性参数，如结到环境的热阻、结到板的热阻、结到外壳的热阻等。还提供了计算芯片结温的公式，帮助工程师评估设备的散热情况。

4.3 ESD保护

ESD目标为人身模型2000 V，所有ESD测试符合CDF - AEC - Q100汽车级集成电路应力测试资格要求。

4.4 DC电气规格

规定了核心电源电压、PLL电源电压、CMOS焊盘电源电压、SDRAM和FlexBus电源电压、USB电源电压等的最小值和最大值，以及CMOS输入输出电压、SDRAM和FlexBus输入输出电压等参数。

4.5 振荡器和PLL电气特性

包括PLL参考频率范围、CLKOUT频率、晶体启动时间、PLL锁定时间、占空比等参数。最大允许输入时钟频率在PLL启用时为24MHz，更高频率时处理器必须在LIMP模式下启动。

4.6 外部接口时序特性

介绍了FlexBus和SDRAM总线的时序特性。FlexBus是一个多功能外部总线接口，可连接到异步或同步设备，提供了其交流时序规格。SDRAM控制器支持标准SDRAM或DDR SDRAM，分别给出了SDR和DDR模式下的交流时序规格。

4.7 通用I/O时序

规定了FB_CLK高电平到GPIO输出有效、无效的时间，以及GPIO输入有效到FB_CLK高电平、FB_CLK高电平到GPIO输入无效的时间。

4.8 复位和配置覆盖时序

给出了RESET输入有效到FB_CLK高电平、FB_CLK高电平到RESET输入无效等时间参数，以及RESET输入有效时间、RSTOUT有效到配置覆盖有效等时间要求。

4.9 USB On - The - Go

MCF5373设备符合行业标准USB 2.0规范。

4.10 SSI时序规格

提供了SSI在主模式和从模式下的交流时序参数，包括时钟周期、脉冲宽度、信号输出有效和无效时间等。

4.11 (I^{2}C) 输入/输出时序规格

规定了 (I^{2}C) 输入和输出的时序参数，如起始条件保持时间、时钟低电平周期、数据保持时间等。

4.12 快速以太网AC时序规格

包括MII接收信号时序、MII发送信号时序、MII异步输入信号时序和MII串行管理通道时序等参数，确保快速以太网通信的正常进行。

4.13 32位定时器模块时序规格

规定了定时器模块的交流时序参数，如DTOIN/DT1IN/DT2IN/DT3IN的周期时间和脉冲宽度。

4.14 QSPI电气规格

给出了QSPI的时序参数，如QSPI_CS[3:0]到QSPI_CLK的时间、QSPI_CLK高电平到QSPI_DOUT有效和无效的时间等。

4.15 JTAG和边界扫描时序

规定了JTAG和边界扫描的时序参数，包括TCLK频率、周期、脉冲宽度、边界扫描输入数据设置时间和保持时间等。

4.16 调试AC时序规格

提供了调试的交流时序参数，如PSTCLK周期时间、PSTCLK上升到PSTDDATA有效和无效的时间等。

5. 电流消耗

给出了不同低功耗模式（停止模式、等待/休眠模式、运行模式）下的典型电流消耗数据，以及不同频率下的典型活动电流消耗规格。这些数据有助于工程师评估设备的功耗，优化电源设计。

6. 封装信息

提供了196 MAPBGA和160 QFP两种封装的尺寸图和相关说明，方便工程师进行电路板设计和机械安装。

7. 修订历史

记录了文档的修订历史，包括每次修订的主要更改内容和发布日期，有助于工程师了解产品的改进和发展。

在设计基于MCF5373微处理器的系统时，工程师需要仔细考虑上述各个方面的特性和要求，确保系统的稳定性、可靠性和性能。同时，要根据具体的应用场景和需求，合理选择合适的型号和配置，以实现最佳的设计效果。大家在使用MCF5373的过程中，有没有遇到过一些特别的问题或者有什么独特的设计经验呢？欢迎在评论区分享。