ADP5070：高性能双路DC - DC调节器的卓越之选

在电子设计领域，电源管理芯片的性能往往决定了整个系统的稳定性和效率。今天，我们就来深入探讨一下Analog Devices推出的ADP5070，一款高性能的双路DC - DC调节器。

文件下载：ADP5070CP-EVALZ.pdf

一、ADP5070概述

ADP5070是一款能够独立调节正、负输出轨的双路高性能DC - DC调节器。其输入电压范围为2.85 V至15 V，这一宽泛的范围使得它能够适用于各种不同的应用场景。通过集成主开关，它可以生成最高达+39 V的可调正输出电压，以及最低至输入电压以下39 V的负输出电压。

（一）关键特性

1. 宽输入电压范围：2.85 V至15 V的输入电压范围，为不同电源环境提供了良好的兼容性。
2. 独立输出调节：能够独立调节正输出 (V{POS}) 和负输出 (V{NEG})，满足多样化的电源需求。
3. 可调节输出：正输出可调节至39 V，负输出可调节至 (V_{IN} - 39 V)。
4. 多种工作模式：具备1.2 MHz/2.4 MHz的开关频率，还可选择从1.0 MHz至2.6 MHz的外部频率同步，为不同应用场景提供灵活的选择。
5. 安全保护机制：拥有UVLO（欠压锁定）、OCP（过流保护）、OVP（过压保护）和TSD（热关断）等多种保护功能，确保芯片在各种异常情况下的安全运行。

（二）应用领域

ADP5070适用于多种应用场景，如双极放大器、ADC、DAC和多路复用器、电荷耦合器件（CCD）偏置电源、光模块电源以及RF功率放大器（PA）偏置等。

二、工作原理

（一）PWM模式

ADP5070的升压和反相调节器在固定频率下工作，由内部振荡器设定。在每个振荡器周期开始时，MOSFET开关导通，电感电流增加，直到电流感测信号达到峰值电感电流阈值，开关关闭。在MOSFET关断期间，电感电流通过外部二极管下降，直到下一个振荡器时钟脉冲开始新的周期。通过调整峰值电感电流阈值来调节输出电压。

（二）PSM模式

在轻载运行时，调节器可以跳过脉冲以维持输出电压调节，从而提高设备效率。

（三）欠压锁定（UVLO）

欠压锁定电路会监测 (PVINSYS) 引脚的电压水平。当输入电压低于 (V{UVLO_FALLING}) 阈值时，两个调节器都会关闭；当 (PVINSYS) 引脚电压上升到 (V{UVLO_RISING}) 阈值以上时，软启动周期开始，调节器启用。

（四）振荡器和同步

ADP5070的升压调节器 (SW1) 引脚和反相调节器 (SW2) 引脚以180°异相驱动，可降低峰值电流消耗和噪声。基于锁相环（PLL）的振荡器生成内部时钟，提供两种内部生成的频率选项或外部时钟同步。通过 (SYNC/FREQ) 引脚可以配置开关频率。

三、关键特性详解

（一）精确使能

ADP5070为升压和反相调节器分别配备了使能引脚 (EN1) 和 (EN2)。这些使能引脚具有精确的使能电路和准确的参考电压，方便与其他电源进行时序控制，也可通过电阻分压器用作可编程的欠压锁定输入。当使能引脚的电压大于 (V_{TH_H}) 参考电平时，调节器启用。

（二）软启动

每个调节器都包含软启动电路，在启动期间以受控方式提升输出电压，从而限制浪涌电流。当 (SS) 引脚开路时，软启动时间内部设置为最快速率；通过在 (SS) 和 (AGND) 之间连接电阻，可以调整软启动延迟。

（三）压摆率控制

ADP5070采用可编程输出驱动器压摆率控制电路，通过调整 (SLEW) 引脚的连接方式，可以改变开关节点的压摆率，从而减少振铃和降低EMI。不过，压摆率控制会在效率和低EMI之间进行权衡。

（四）电流限制保护

升压和反相调节器都包含电流限制保护电路，用于限制通过MOSFET开关的正向电流。当在过载或短路情况下，峰值电感电流在多个时钟周期内超过过流限制阈值时，调节器进入打嗝模式，停止开关操作，经过 (t_{HICCUP}) 时间后重新启动软启动周期，直到过流情况消除。

（五）过压保护

升压和反相调节器的 (FB1) 和 (FB2) 引脚都有过压保护机制。在升压调节器中，当 (FB1) 引脚电压超过 (V{OV1}) 阈值时， (SW1) 停止开关，直到电压降至阈值以下；在反相调节器中，当 (FB2) 引脚电压低于 (V{OV2}) 阈值时，开关停止，直到电压上升到阈值以上（此功能在软启动期结束后启用）。

（六）热关断

当ADP5070的结温超过 (T{SHDN}) 时，热关断电路会关闭IC。为避免频繁开关，还设置了迟滞，只有当芯片温度降至 (T{SHDN} - T_{HYS}) 以下时，才会重新启动，并对每个启用的通道进行软启动。

（七）启动序列

ADP5070实现了灵活的启动序列，可通过 (SEQ) 引脚实现三种不同的使能模式：

1. 手动使能模式：将 (SEQ) 引脚开路，升压和反相调节器分别由各自的精确使能引脚控制。
2. 同时使能模式：将 (SEQ) 引脚连接到 (V_{REG}) 引脚，当 (EN2) 引脚置高时，两个调节器同时上电。
3. 顺序使能模式：将 (SEQ) 引脚拉低，通过 (EN1) 或 (EN2) 引脚可以先启用 (V{POS}) 或 (V{NEG})，另一个引脚保持低电平。当主电源完成软启动且反馈电压达到目标值的约85%时，辅助电源启用。

四、应用信息

（一）ADIsimPower设计工具

ADP5070得到了ADIsimPower设计工具集的支持。该工具集可以根据特定的设计目标生成完整的电源设计，包括原理图、物料清单，并能在几分钟内计算性能。它可以在考虑IC和所有实际外部组件的工作条件和限制的情况下，优化设计的成本、面积、效率和零件数量。

（二）组件选择

1. 反馈电阻：通过外部电阻分压器设置输出电压，为减少反馈偏置电流对输出电压精度的影响，应确保分压器中的电流至少是 (I{FB1}) 或 (I{FB2}) 的10倍。
2. 输出电容器：较高的输出电容值可以降低输出电压纹波并改善负载瞬态响应。选择时要考虑电容在温度和直流偏置下的电容损失，推荐使用X5R或X7R电介质的陶瓷电容。
3. 输入电容器：较高值的输入电容有助于减少输入电压纹波并改善瞬态响应，应将输入电容尽可能靠近 (PVINSYS)、 (PVIN1) 和 (PVIN2) 引脚放置，推荐使用低ESR电容。
4. VREG和VREF电容器：在 (V{REG}) 和 (AGND) 之间需要一个1.0 μF的陶瓷电容 (C{VREG})，在 (V{REF}) 和 (AGND) 之间需要一个1.0 μF的陶瓷电容 (C{VREF})。
5. 软启动电阻：在 (SS) 引脚和 (AGND) 引脚之间连接电阻可以增加软启动时间，软启动时间可在4 ms（268 kΩ）至32 ms（50 kΩ）之间设置。
6. 二极管：推荐使用低结电容的肖特基二极管，当输出电压高于5 V时，结电容小于40 pF的二极管更优。
7. 电感器选择：升压和反相调节器的电感器推荐电感值在1 μH至22 μH之间，以平衡电感电流纹波和效率之间的关系。

（三）环路补偿

ADP5070使用外部组件来补偿调节器环路，以优化环路动态。推荐使用ADIsimPower工具计算补偿组件。升压和反相调节器的反馈环路中都存在右半平面零点，需要补偿调节器，使交叉频率远低于右半平面零点的频率。

（四）常见应用

文档中列出了一些常见的组件选择，适用于典型的 (V{IN}) 和 (V{OUT}) 条件。在配对升压和反相调节器的物料清单时，应选择相同的 (V_{IN}) 和开关频率。为优化应用组件，建议使用ADIsimPower工具集。

（五）SEPIC升压/降压操作

SEPIC操作允许正输出通道产生高于或低于 (V_{IN}) 的电压，支持独立电感器和耦合电感器。ADIsimPower工具集支持SEPIC设计。

（六）布局考虑

布局对于所有开关调节器都很重要，特别是对于高开关频率的调节器。为实现高效率、良好的调节、稳定性和低噪声，需要精心设计PCB布局。具体要点包括：

1. 输入旁路电容 (C_{IN1}) 应靠近 (PVIN1)、 (PVIN2) 和 (PVINSYS) 引脚，每个引脚单独连接到电容焊盘，以减少电源输入之间的噪声耦合。
2. 高电流路径应尽可能短，包括 (C{IN1})、 (L1)、 (L2)、 (D1)、 (D2)、 (C{OUT1})、 (C_{OUT2}) 和 (PGND) 与ADP5070的连接。
3. (AGND) 和 (PGND) 在电路板顶层应分开，避免 (AGND) 受到开关噪声的污染。
4. 高电流走线应尽可能短而宽，以减少寄生串联电感，降低尖峰和电磁干扰（EMI）。
5. 避免在连接到 (SW1) 和 (SW2) 引脚的节点或电感 (L1) 和 (L2) 附近布置高阻抗走线，防止辐射开关噪声注入。
6. 反馈电阻应尽可能靠近 (FB1) 和 (FB2) 引脚，以防止高频开关噪声注入。
7. 补偿组件应尽可能靠近 (COMP1) 和 (COMP2) 引脚，避免与反馈电阻共用接地过孔，防止高频噪声耦合到敏感的 (COMP1) 和 (COMP2) 引脚。
8. (C{VREF}) 和 (C{VREG}) 电容应尽可能靠近 (V{REG}) 和 (V{REF}) 引脚，确保 (V{REF}) 和 (R{FB2}) 之间使用短走线。

五、总结

ADP5070凭借其丰富的功能和卓越的性能，为电子工程师在电源管理设计中提供了一个强大的工具。无论是从其灵活的启动序列、多样的保护机制，还是从其对不同组件的支持和优化设计工具来看，都能满足各种复杂应用的需求。在实际设计中，我们需要根据具体的应用场景，合理选择组件和优化布局，以充分发挥ADP5070的优势。各位工程师在使用过程中，是否也遇到过一些独特的挑战呢？欢迎在评论区分享你的经验和见解。