深入剖析ADP5014：高性能四通道低噪声降压调节器的卓越之选

在电子设备的电源管理领域，一款性能卓越的电源解决方案往往能为整个系统的稳定运行奠定坚实基础。今天，我们就来深入探讨Analog Devices推出的ADP5014，这是一款集成了四个高性能、低噪声降压调节器的电源管理单元，以其出色的性能和丰富的功能，在众多应用场景中展现出强大的优势。

文件下载：ADP5014.pdf

1. 产品概述

ADP5014采用40引脚LFCSP封装，将四个高性能、低噪声降压调节器集成其中。其输入电压范围为2.75 V至6.0 V，可编程输出电压范围为0.5 V至0.9 × PVINx，具备低输出噪声（当 (V{OUT } ≤V{REF }) 时约为25 μV rms）、±1.0%的全温度范围输出精度、500 kHz至2.5 MHz的可调开关频率等特性。此外，它还支持灵活的并行操作，拥有精密使能、手动或序列模式、选择性FPWM或PSM操作模式等功能，同时具备UVLO、OVP、OCP和TSD等保护机制，适用于RF收发器、高速ADC/DAC、混合信号ASIC、FPGA和处理器应用、安全监控以及医疗应用等多个领域。

2. 关键特性解析

2.1 低噪声架构

传统的直流 - 直流或线性调节器输出噪声通常与输出电压设置成正比，而ADP5014通过优化许多模拟模块，在低频范围内实现了更低的输出噪声。其单位增益电压参考结构使得当 (V{OUT}) 设置小于 (V{REF}) 电压时，输出噪声与输出电压设置无关。该低噪声降压调节器能够直接为对噪声敏感的信号链产品供电，输出噪声性能出色，在10 Hz至100 kHz范围内约为25 μV rms，与传统的低压差调节器（LDO）相当甚至更优。不过，由于开关输出的基波纹波及其谐波会影响信号链性能并可能产生意外杂散，因此仍需要额外的LC滤波器。由于ADP5014中的降压调节器工作频率较高，这个额外的LC滤波器通常相对较小。

2.2 可调输出电压

ADP5014通过外部电阻分压器提供可调输出电压设置。为了最小化输出噪声并保持环路单位增益，该器件为每个通道的误差放大器输入提供了参考输入路径，并集成了低频滤波器。用户可以使用外部电阻分压器来设置所需的输出电压。当所需输出电压设置小于 (V{REF}) 电压时，可直接将FBx引脚连接到输出；当所需输出电压超过 (V{REF}) 电压时，则使用从输出到FBx引脚的外部电阻分压器来设置所需输出电压。

2.3 功能配置（CFG1和CFG2）

ADP5014包含CFG1和CFG2引脚，用于对所有通道的功能配置进行解码。CFG1引脚通过连接一个电阻到地来解码逻辑状态为8的配置，可用于编程所有通道的负载输出能力和并行操作；CFG2引脚通过连接一个电阻到地来解码逻辑状态为16的配置，可用于编程操作模式（FPWM或PWM/PSM模式）、使能模式（手动模式或序列模式）、定时器（×1或×8）以及GPIO功能（PWRGD、SYNC - IN、CLK - OUT、UVO）。需要注意的是， (R{CFG 1}) 和 (R{CFG 2}) 电阻必须具有±1%的公差，以确保正确的解码结果。

2.4 并行操作

ADP5014支持通道1和通道2的2相并行操作，可提供高达8 A的单输出电流；支持通道3和通道4的2相并行操作，可提供高达4 A的单输出电流。在配置2相单输出并行操作时，需要使用CFG1引脚选择并行操作，将COMP2引脚（或COMP4引脚）留空，使用VSET1和FB1引脚（或VSET3和FB3引脚）设置输出电压，将FB2和VSET2引脚（或FB4引脚和VSET4）连接到地，在手动使能模式下将EN2/DL12引脚（或EN4/DL34引脚）连接到地。在并行配置中，两个通道的输入电压相同，均工作在强制PWM模式，不支持序列模式，内部控制环路可很好地调节并行配置中的电流平衡。

2.5 手动/序列模式

ADP5014具有两种使能模式，可通过CFG2引脚配置。手动模式下，每个调节器都有单独的精密使能引脚，使能控制引脚（ENx）具有0.6 V参考电压的精密使能电路，当ENx引脚电压大于0.6 V（典型值）时，调节器启用；当ENx引脚电压低于0.57 V（典型值）时，调节器禁用。序列模式下，所有通道在内部定序器的控制下开启和关闭，由ENALL引脚触发，DL12和DL34引脚设置预定义的延迟定时器。在故障条件下，不同的故障情况有不同的处理方式，如个别故障（过流打嗝、OVP或PVINx、UVLO）会立即关闭并重新启动相应通道，TSD故障会立即关闭所有通道，AVIN UVLO故障也会立即关闭所有通道，且这些故障在恢复时都遵循定义的上电序列。

2.6 其他特性

• 通用输入/输出（GPIO）：ADP5014包含一个GPIO引脚，可配置为不同的功能，如PWRGD、同步时钟输入（SYNC - IN）、CLK - OUT或UVO。PWRGD和UVO输出功能在启动后具有开漏输出，CLK - OUT输出功能具有推挽输出，可在启动后驱动其他调节器。
• 振荡器：ADP5014的开关频率（ (f{SW}) ）可通过将一个电阻从RT引脚连接到地来设置为500 kHz至2.5 MHz之间的值，计算公式为 (R{R T}(k Omega)=100,000 / f_{S W}(kHz)) 。默认情况下，通道1和通道2之间以及通道3和通道4之间的相移为180°，可减少输入纹波电流并降低接地噪声。
• 同步输入/输出：GPIO引脚可通过CFG2引脚配置为同步时钟输入，ADP5014的开关频率可同步到频率范围为500 kHz至2.5 MHz的外部时钟。当外部时钟信号停止时，设备会自动切换回内部时钟并继续运行。GPIO引脚也可通过CFG2配置为推挽同步时钟输出。
• 电源良好功能：ADP5014的GPIO引脚可配置为开漏电源良好输出（PWRGD引脚），当所选降压调节器正常运行时，该引脚变为高电平。当降压调节器的调节输出电压低于其标称输出的87%（典型值）且延迟时间大于约50 μs时，PWRGD引脚状态设置为低电平。
• UV比较器（仅序列模式）：在序列模式下，EN3/UV引脚用作UVO输入（UV引脚），ADP5014的GPIO引脚可通过CFG2引脚配置为开漏UVO。UV比较器与通道启用无关，仅用于监控目的，可用于监控任何输出电压以在序列模式下创建电源良好信号。

3. 设计要点

3.1 输出电压编程

输出电压通过从VREF引脚到VSETx引脚的电阻分压器以及从输出电压到FBx引脚的电阻分压器进行外部设置。为了限制由于VSETx和FBx偏置电流导致的输出电压精度下降，应确保分压器中底部电阻的值不要太大。当所需输出电压设置小于 (V{REF}) 电压时，使用从准确的内部VREF参考电压到VSETx引脚的电阻分压器设置所需输出电压，并直接将FBx引脚连接到输出；当所需输出电压超过 (V{REF}) 电压时，使用从输出到FBx引脚的外部电阻分压器设置所需输出电压，并将VSETx直接连接到VREF。

3.2 电压转换限制

对于给定的输入电压，由于最小导通时间和最小关断时间的限制，输出电压存在下限和上限。最小输出电压受最小导通时间限制，在FPWM模式下，当达到最小导通时间限制时，输出电压可能会超过标称输出电压，因此需要仔细选择开关频率以避免此问题。最大输出电压受最小关断时间或最大占空比限制。降低开关频率可以缓解最小导通时间和关断时间的限制。

3.3 电流限制设置

ADP5014每个通道有两个可选的电流限制阈值，所选电流限制值应大于电感器的峰值电流 (I_{PEAK}) ，具体的电流限制配置可参考相关表格。

3.4 软启动设置

ADP5014中的降压调节器包含软启动电路，可在启动期间以受控方式提升输出电压，从而限制浪涌电流。所有通道的软启动时间通常固定为2 ms，也可通过CFG2引脚配置将其增加八倍。

3.5 电感器选择

电感器的值由工作频率、输入电压、输出电压和电感器纹波电流决定。较小的电感器可实现更快的瞬态响应，但由于较大的电感器纹波电流会降低效率；较大的电感器值可产生较小的纹波电流和更好的效率，但会导致瞬态响应变慢。因此，需要在瞬态响应和效率之间进行权衡。一般来说，电感器纹波电流 (Delta I_{L}) 通常设置为最大负载电流的30%至40%。电感器的饱和电流必须大于电感器的峰值电流，推荐使用屏蔽铁氧体磁芯材料以降低磁芯损耗和电磁干扰（EMI）。

3.6 输出电容器选择

所选输出电容器会影响输出电压纹波和调节器的环路动态。在负载阶跃瞬变时，输出电容器在控制环路提升电感器电流之前为负载供电，会导致输出电压出现下冲；当负载突然移除时，电感器中存储的能量会涌入输出电容器，导致输出电压出现过冲。需要根据电压下冲、过冲和输出纹波要求选择合适的输出电容器，所选输出电容器的电压额定值必须大于输出电压，其最小均方根电流额定值由电感器纹波电流决定。

3.7 输入电容器选择

输入去耦电容器用于衰减输入上的高频噪声并作为能量存储库，应使用陶瓷电容器并将其放置在靠近PVINx引脚的位置。输入电容器、高端MOSFET和低端MOSFET组成的环路应尽可能小，输入电容器的电压额定值必须大于最大输入电压，其均方根电流额定值应大于计算值。

3.8 补偿组件设计

对于峰值电流模式控制架构，功率级可简化为一个电压控制电流源，为输出电容器和负载电阻提供电流。ADP5014使用跨导放大器作为误差放大器来补偿系统，补偿组件 (R{C}) 和 (C{C}) 贡献一个零点，可选的 (C{CP}) 和 (R{C}) 贡献一个可选的极点。通过一系列步骤可以选择合适的补偿组件，以确保系统的稳定性和良好的负载瞬态响应。

3.9 功率耗散和结温计算

ADP5014的总功率耗散包括每个降压调节器的功率开关传导损耗、开关损耗和过渡损耗。结温是环境温度和由于功率耗散导致的封装温度上升之和，封装温度上升与功率耗散成正比，比例常数为从管芯结到环境温度的热阻。热性能与PCB设计和工作环境直接相关，需要仔细关注PCB热设计。

4. 设计示例

以通道1为例，详细介绍了ADP5014的设计步骤。首先根据效率和解决方案尺寸的权衡选择开关频率，设置为1.2 MHz，并计算出相应的电阻值 (R{RT}=82.5 kΩ) 。然后根据所需输出电压设置小于 (V{REF}) 电压的情况，使用电阻分压器设置输出电压，选择合适的电阻值 (R1 = 6.65 kΩ) ， (R2 = 10 kΩ) 。接着设置CFG1和CFG2引脚的电阻值，分别为 (R{CFG 1}=0 kΩ) 和 (R{CFG 2}=0 kΩ) 。选择电感器时，将电感器纹波电流设置为最大输出电流的30%，计算出电感器值为0.63 μH，选择最接近的标准值0.8 μH，并计算出电感器的峰值电流和均方根电流，最终选择合适的电感器。输出电容器的选择需要满足输出电压纹波和负载瞬态要求，通过计算选择合适的电容器。补偿网络的设计通过设置交叉频率，计算出补偿组件的值，并选择标准组件。输入电容器选择一个10 μF的陶瓷电容器。

5. PCB布局建议

良好的电路板布局对于ADP5014获得最佳性能至关重要。应将输入电容器、电感器和输出电容器放置在靠近IC的位置，使用短而厚的走线连接输入电容器到PVINx引脚，使用专用电源地连接输入和输出电容器的接地端以最小化连接长度。根据需要使用多个大电流过孔连接PVINx、PGNDx或SWx到其他电源平面，使用短而厚的走线连接电感器到SWx引脚和输出电容器，确保大电流环路走线尽可能短而宽。最大化暴露焊盘的接地金属面积，并在元件侧使用尽可能多的过孔以改善散热，使用带有多个过孔连接到元件侧接地的接地平面以进一步减少敏感电路节点上的噪声干扰。将去耦电容器放置在靠近VREF引脚的位置，将RC滤波器放置在靠近AVIN引脚的位置，将频率设置电阻放置在靠近RT引脚的位置，将VREF电阻分压器放置在靠近VSETx的位置，将反馈电阻分压器放置在靠近FBx引脚的位置，并使VSETx和FBx走线远离大电流走线和开关节点以避免噪声拾取。在空间有限的电路板上，使用0402或0603尺寸的电阻器和电容器以实现最小的占地面积解决方案。

6. 典型应用电路

文档中给出了典型的FPGA应用和RF收发器应用电路示例，展示了ADP5014在不同场景下的具体应用。在FPGA应用中，ADP5014为FPGA的不同电源轨提供稳定的电压输出，通过合理配置各个通道的参数，满足FPGA不同部分的电源需求。在RF收发器应用中，ADP5014同样发挥了重要作用，为RF收发器的各个模块提供合适的电源，确保其稳定运行。

ADP5014以其丰富的功能、出色的性能和灵活的配置，为电子工程师在电源管理设计中提供了一个强大的工具。通过深入了解其特性和设计要点，我们可以更好地利用这款产品，为各种应用场景设计出高效、稳定的电源解决方案。在实际设计过程中，还需要根据具体的应用需求和系统要求，合理选择参数和组件，同时注意PCB布局等细节，以确保整个系统的性能和可靠性。你在使用ADP5014进行设计时遇到过哪些问题呢？欢迎在评论区分享你的经验和见解。