MRAM如何在嵌入式存储器建立桥头堡？

嵌入式存储器是逻辑工艺中不可或缺的一环，过去却往往让人忽略。但是逻辑工艺推进日益艰辛，嵌入式存储器工艺推进的难处全浮上台面。主要是存储器与主要的CMOS工艺差距甚大，而单独(stand alone)的存储器与嵌入式存储器的工艺又不尽相同，无可借力，因此发展额外吃力。

但是正因为嵌入式存储器发展迟缓，它在芯片上面积的占比越来越高，引起注意。先是eFlash，eFlash当然是NOR Flash，是微处理器、微控制器中通常用来储存程序码的地方。到了40nm/28nm，有些应用中eFlash面积可能占芯片面积的30%，快要反客为主了。而20nm以下，eFlash的微缩更加困难－事实上，独立的NOR Flash现在最先进工艺也不过45nm。兼之工艺复杂，eFlash工艺要于原本逻辑工艺上外加9~12道光罩，写入速度缓慢，又不耐久，需要替代工艺。

大部分代工厂在28nm这一技术节点，普遍都提出eMRAM此一菜单。eMRAM的工艺和MRAM相似，加在逻辑工艺中只需额外3道光罩，面积大概在50平方特征尺寸(feature size)，速度快又耐用，资料存留10年，替代的理所当然。

eDRAM在40nm以下原来已被放弃，但在「全空乏绝缘上覆矽」(Fully Depleted Silicon On Insulator；FD-SOI)技术出来后似有复起之势，用来替代逻辑线路中部分的SRAM，降低面积和功耗。但是独立DRAM工艺推进已十分吃力，至十几nm已经非常艰困，而它的电容器因底面积缩小必须堆高以维持一定电容，这个与周遭的逻辑工艺格格不入，MRAM此时又出来救援。

MRAM的刻板印象是永久存储器，但是若愿意降低其资料存留时间，则其写入时间可以加快、写入电流降低，这就活生像DRAM了。事实上，在eMRAM的写入速度降到如DRAM的10ns时，其资料存留时间还有将近1天，也就是说eMRAM不必像DRAM时时需要资料更新(refresh)，因此同时节省大量更新电流所造成的功耗。5~7nm的世代，以eMRAM来做为中央处理器的L3高速缓存(cache)已经近乎定案。

SRAM的问题最棘手。目前有些SoC中的SRAM已占芯片面积50%以上，而且情况持续恶化之中。16nm FINFET工艺中SRAM的单元面积约为275平方特征尺寸，预计到3nm时单元面积成长至约为675平方特征尺寸，在芯片面积中的占比会更高。这里面有一部分的问题因为以eMRAM来做为L3高速缓存得到缓解，但是eMRAM的写入速度能不能再高？写入电流能不能再降？这是eMRAM能不能迈向取代L2高速缓存的关键。这个问题，我持审慎乐观的态度。