MAX5077：集成振荡器与可编程时钟输出的推挽式FET驱动器

在电信模块电源供应领域，一款性能出色的驱动器至关重要。今天要给大家介绍的是Maxim公司的MAX5077，这是一款带有集成振荡器和可编程时钟输出的推挽式FET驱动器，下面我们详细了解一下它的特性、应用及设计要点。

文件下载：MAX5077.pdf

一、产品概述

MAX5077是一款工作电压范围在 +4.5V 至 +15V 的推挽式、电流馈电拓扑结构的驱动器子系统，集成了振荡器，主要应用于电信模块电源。它能够驱动两个连接到中心抽头变压器初级的MOSFET，从而在次级侧提供隔离的负电压或正电压。

特性亮点

1. 可编程精确集成振荡器：振荡器频率可通过单个外部电阻在 50kHz 至 1.5MHz 范围内进行编程，并且具有同步时钟输出，可用于同步外部PWM调节器。
2. 双MOSFET驱动器：具备 ±3A 的峰值驱动电流和 50% 的占空比，能产生互补信号来驱动外部接地参考的 n 沟道 MOSFET。
3. 可编程时钟输出频率：通过逻辑输入可将时钟输出频率设置为 MOSFET 驱动频率的 1 倍、2 倍或 4 倍。
4. 封装与温度范围：采用 14 引脚外露焊盘 TSSOP 封装，工作温度范围为 -40°C 至 +125°C。

二、应用场景

1. 电流馈电电源：为需要精确控制和稳定输出的电源系统提供支持。
2. 电源构建子系统：作为电源系统的重要组成部分，提高电源的性能和可靠性。
3. 推挽式驱动器子系统：在需要推挽式驱动的电路中发挥关键作用。

三、电气特性

（一）电源相关特性

1. 输入电压范围：4.5V 至 15.0V，能够适应多种电源环境。
2. 静态电源电流：在 SEL2 = SEL1 = DGND 且驱动器不切换的情况下，典型值为 150µA，最大值为 320µA。
3. 开关电源电流：当 SEL2 = DGND，SEL1 = VCC，振荡器频率为 250kHz 时，典型值为 1mA，最大值为 3mA。
4. 欠压锁定：VCC 上升时，欠压锁定电压在 3V 至 4V 之间，滞回电压为 300mV。

（二）振荡器特性

1. 频率范围：50kHz 至 1500kHz，可满足不同应用对频率的需求。
2. 精度：在 fOSC = 250kHz，6V ≤ VCC ≤ 15V 时，精度在 -8% 至 +10% 之间，但在频率大于 1MHz 时精度会降低。
3. 振荡器抖动：典型值为 ±0.6%。

（三）时钟输出特性

1. 输出高电压：在不同的 VCC 电压和负载电流下，输出高电压在 3.35V 至 5.0V 之间。
2. 输出低电压：负载电流为 -1mA 时，输出低电压最大为 50mV。
3. 上升时间和下降时间：当 CCLK = 30pF 时，上升时间典型值为 35ns，下降时间典型值为 10ns。

（四）栅极驱动器特性

1. 输出高电压和低电压：输出高电压为 VCC - 0.3V，输出低电压最大为 0.3V。
2. 输出峰值电流：源极和漏极的输出峰值电流可达 3A。
3. 驱动器输出阻抗：在不同的负载电流下，输出阻抗在 1.6Ω 至 3Ω 之间。
4. 上升时间和下降时间：当 CLOAD = 2nF 时，上升时间和下降时间典型值均为 10ns。

四、详细工作原理

（一）内部振荡器

通过在 RT 引脚连接一个外部电阻，可以将 MAX5077 的内部振荡器频率设置在 50kHz 至 1.5MHz 之间。计算公式为 (f{OSC }=frac{10^{12}}{32 × R{R T}}) ，其中 (f{OSC}) 是振荡器频率，(R{RT}) 是连接在 RT 到 AGND 之间的电阻值。为了保证稳定性和过滤噪声，需要在 RT 到 AGND 之间连接一个 4.7kΩ 电阻和 1nF 电容的串联组合。

当 fCLK:fNDRV 比率设置为 4 时，NDRV1 和 NDRV2 的开关频率为 (f{OSC}) 的四分之一；当比率设置为 1 或 2 时，开关频率为 (f_{OSC}) 的二分之一。

（二）同步时钟输出

MAX5077 提供一个缓冲时钟输出，可用于同步 PWM 控制器的振荡器输入。CLK 由内部 5V 稳压器供电，源极和漏极电流可达 10mA。通过两个逻辑输入（SEL2、SEL1）可以将 CLK 输出频率设置为 NDRV1 和 NDRV2 开关频率的 1 倍、2 倍或 4 倍。当 SEL2 和 SEL1 都为低电平时，NDRV1、NDRV2 和 CLK 输出将被禁用，CLK 到 NDRV_ 输出有典型 30ns 的延迟。具体的频率选择如下表所示：

SEL2	SEL1	f CLK	f NRDV_	f CLK to f NDRV RATIO
Low	Low	NDRV1, NDRV2, and CLK disabled
Low	High	f OSC / 2	f OSC / 2	1
High	Low	f OSC	f OSC / 2	2
High	High	f OSC	f OSC / 4	4

五、设计要点

（一）电源旁路

在设计时，要特别注意 MAX5077 的旁路和接地问题。当驱动大 MOSFET 时，峰值电源和输出电流可能会超过 3A。如果设备接地不足，会导致接地偏移，从而干扰共享同一接地返回路径的其他电路。在 VCC、NDRV1、NDRV2 和 GND 路径中的任何串联电感，在 MAX5077 切换任何电容性负载时，由于高 di/dt 都会产生噪声。因此，应尽可能靠近器件放置一个或多个 0.1µF 陶瓷电容，将 VCC 旁路到 PGND，并使用接地平面来最小化接地返回电阻和电感。同时，将外部 MOSFET 尽可能靠近 MAX5077 放置，以进一步减小电路板电感和交流路径阻抗。

（二）功率耗散

MAX5077 的功率耗散取决于静态电流和输出电流（电容性或电阻性负载）的总和。需要确保电流总和不超过最大功耗限制。静态开关电源电流（ICCSW）引起的功率耗散（PDISS）可通过公式 (PDISS =V{CC} × I{CCSW}) 计算。对于电容性负载，可使用公式 (P L O A D=2 × C L O A D × V C C^{2} × f N D R V) 估算功率耗散，其中 (CLOAD) 是 NDRV1 和 NDRV2 处的电容性负载，(VCC) 是电源电压，(fNDRV) 是 MAX5077 NDRV 的开关频率。总功率耗散 (P{T}) 为 (P{T}=PDISS +PLOAD) 。

（三）布局建议

MAX5077 驱动器的源极和漏极会产生大电流，在开关 MOSFET 的栅极会产生非常快的上升和下降沿。如果走线长度和阻抗控制不当，高 di/dt 会导致不可接受的振铃。因此，在设计 PCB 布局时，应遵循以下准则：

1. 尽可能靠近器件放置一个或多个 0.1µF 去耦陶瓷电容，将 VCC 连接到 PGND，并将 VCC 和所有接地引脚连接到大面积铜区。在 PCB 上放置一个 10µF 的大容量电容，使其与 MAX5077 的 VCC 输入和 PGND 之间具有低阻抗路径。
2. 器件与被驱动 MOSFET 的栅极之间会形成两个交流电流回路。当 MOSFET 栅极拉低时，MOSFET 从栅极到源极表现为大电容，电流回路从 MOSFET 栅极到 MAX5077 的 NDRV1/NDRV2，再到 PGND，最后到 MOSFET 的源极；当 MOSFET 栅极拉高时，电流从去耦电容的 VCC 端，经过 MAX5077 的 VCC，再到 NDRV1/NDRV2，最后到 MOSFET 栅极和源极。因此，要尽量减小这些交流电流路径的物理距离和阻抗。
3. 尽量将器件靠近 MOSFET 放置。

六、总结

MAX5077 是一款功能强大、性能出色的推挽式 FET 驱动器，其集成的振荡器和可编程时钟输出为电信模块电源设计提供了很大的灵活性。在设计过程中，我们需要充分考虑其电气特性、工作原理以及布局要点，以确保系统的稳定性和可靠性。大家在实际应用中遇到过哪些问题呢？欢迎在评论区分享交流。