‌LMK61E2 超低抖动可编程振荡器技术文档总结

LMK61E2器件是一款超低抖动PLLatinum™可编程振荡器，带有一个小数N频率合成器，集成了VCO，可生成常用的参考时钟。输出可配置为 LVPECL、LVDS 或 HCSL。

该器件具有通过片内EEPROM自启动的功能，该EEPROM在工厂编程为产生156.25MHz LVPECL输出。器件寄存器和EEPROM设置可通过I2C串行接口在系统内完全编程。内部电源调节提供出色的电源纹波抑制 （PSRR），从而降低供电网络的成本和复杂性。该器件采用3.3V±5%单电源供电。
*附件：lmk61e2.pdf

该器件通过I2C串行接口提供精细和粗暴的频率裕量选项，以支持系统设计验证测试（DVT），例如标准合规性和系统时序裕量测试。

特性

• 超低噪音、高性能
  • 抖动：90fs RMS，典型 fOUT > 100MHz
  • PSRR：–70dBc，稳健的电源抗噪性
• 灵活的输出格式;用户可选择
  • LVPECL 高达 1GHz
  • LVDS 高达 900MHz
  • HCSL 高达 400MHz
• 总频率容差为 ±50ppm
• 系统级功能
  • 频率裕度：精细和粗
  • 内部EEPROM：用户可配置的默认设置
• 其他功能
  • 设备控制：I2C
  • 3.3V 工作电压
  • 工业温度范围（–40°C 至 +85°C）
  • 7mm × 5mm 8引脚封装
  • 使用 WEBENCH Power Designer 的LMK61E2创建自定义设计

参数

‌1. 产品概述‌
LMK61E2是德州仪器（TI）推出的超低抖动可编程振荡器，集成EEPROM和分数/整数型PLL，支持LVPECL、LVDS、HCSL输出格式，适用于高速通信、网络设备、医疗成像等高精度时钟应用。核心特性包括：

• ‌超低抖动‌：典型值90fs RMS（输出频率>100MHz时）
• ‌灵活输出‌：LVPECL（1GHz）、LVDS（900MHz）、HCSL（400MHz）
• ‌高稳定性‌：总频率容差±50ppm，工业级温度范围（-40°C至85°C）
• ‌可编程性‌：通过I2C接口配置频率、输出格式及电源噪声抑制（PSRR -70dBc）

‌2. 关键特性‌

• ‌电源与封装‌：3.3V单电源供电，7mm×5mm 8引脚QFM封装。
• ‌系统功能‌：支持频率微调（Fine/Coarse Margining）、内部EEPROM存储默认配置。
• ‌应用场景‌：替代晶体/SAW振荡器，适用于交换机、路由器、FPGA时钟、服务器存储等。

‌3. 技术细节‌

• ‌PLL架构‌：集成4.6-5.6GHz VCO，支持分数/整数分频，相位噪声优化设计。
• ‌输出配置‌：可通过寄存器编程选择差分输出类型（LVPECL需外部终端电阻）。
• ‌抗干扰设计‌：内置LDO电源调节，抑制电源噪声。

‌4. 编程与控制‌

• ‌I2C接口‌：支持标准/快速模式（100/400kHz），7位目标地址可配置。
• ‌寄存器映射‌：38个8位寄存器，控制PLL分频、环路滤波、输出使能等。
• ‌EEPROM存储‌：支持100次擦写，上电自动加载配置。

‌5. 典型应用设计‌

• ‌抖动优化‌：建议使用WEBENCH® Clock Architect工具设计环路滤波器，最大化相位检测频率以降低噪声。
• ‌频率微调‌：通过调整晶振负载电容（精细）或输出分频器（粗调）实现。
• ‌参考时钟设计‌：满足高速SerDes系统对参考时钟的严苛抖动要求（如10G以太网需<0.27ps RMS随机抖动）。

‌6. 文档结构‌

• ‌数据手册章节‌：涵盖引脚功能、电气特性、寄存器描述、应用电路及布局指南。
• ‌附录‌：包含热性能参数、ESD等级、机械规格及修订历史。

‌总结‌
LMK61E2凭借其低抖动、高集成度和可编程性，成为高性能时钟系统的理想选择，尤其适用于对时序精度要求苛刻的通信和计算设备。设计时需结合工具优化PLL参数，并注意电源和布局以发挥最佳性能。