ADC3648/3649：高性能双通道ADC的技术剖析与应用指南

在电子设计领域，模拟 - 数字转换器（ADC）一直是连接现实世界模拟信号与数字系统的关键桥梁。德州仪器（TI）推出的ADC3648和ADC3649（ADC364x）双通道、14位250MSPS和500MSPS ADC，以其卓越的性能和丰富的功能，在软件定义无线电、频谱分析仪、雷达等众多领域展现出巨大的应用潜力。今天，我们就来深入剖析这两款ADC的技术特点、性能指标以及应用设计要点。

文件下载：adc3648.pdf

一、产品概述

ADC3648和ADC3649是14位、250MSPS和500MSPS的双通道ADC，专为高信噪比（SNR）应用而设计，能够提供低至 - 158.5dBFS/Hz的噪声频谱密度。其采用单核心（非交错）ADC架构，在500MSPS采样率下每通道功耗仅为300mW，250MSPS采样率下每通道功耗为250mW，具有出色的功率效率。此外，该系列ADC还集成了可选的四通道数字下变频器（DDC），支持从2到32768的宽带抽取，为信号处理提供了更多的灵活性。

二、关键特性解析

2.1 高性能模拟输入

• 输入阻抗与带宽：模拟输入采用内部缓冲设计，可有效隔离采样电容的毛刺噪声。输入支持可编程的100Ω至200Ω内部端接，输入全量程为2Vpp，-3dB模拟输入带宽高达1.4GHz，能够满足大多数高频信号采集的需求。
• 输入耦合方式：支持AC和DC两种耦合方式，方便用户根据实际应用场景进行选择。
• 奈奎斯特区选择：ADC内置数字误差校正功能，可根据信号所在的奈奎斯特区进行优化，用户可通过SPI寄存器选择正确的输入频率范围和奈奎斯特区，以获得最佳性能。

2.2 低抖动采样时钟

采样时钟输入采用差分驱动方式，需要外部AC耦合和端接。内部采样时钟路径经过精心设计，可有效降低残余相位噪声。时钟的相位噪声和幅度噪声与输入频率和采样率相关，同时也受外部时钟幅度的影响。为了获得最佳的相位噪声和抖动性能，建议为采样时钟电路提供专用的低噪声电源。

2.3 多芯片同步功能

• DDC旁路模式：在该模式下，设备本身具有确定性延迟，可通过匹配设备间的时钟走线实现外部多芯片同步。此外，还可使用SYSREF信号重置内部RAMP测试模式。
• DDC模式：使用SYSREF信号将与抽取滤波器相关的内部模块（如时钟分频器、NCO相位等）重置为确定性状态，并通过匹配设备间的时钟和SYSREF信号走线实现外部多芯片同步。
• GPIO同步：GPIO0引脚可配置为同步输入，通过施加单脉冲实现多芯片同步。同时，SPI寄存器映射中提供了多种同步掩码，可仅重置特定模块，如NCO相位。

2.4 时间戳与过范围指示

• 时间戳功能：ADC364x支持时间戳功能，可对模拟输入的特定样本进行标记。当启用该功能时，GPIO/SYSREF引脚的逻辑低 - 高转换将在采样时钟的上升沿被记录，并在DOUT2通道输出时间戳信号。
• 过范围指示：当信号超出可表示的数字范围时，设备将触发过范围指示。过范围输出可通过寄存器进行配置，指示方式包括GPIO引脚输出和LSB数据替换两种。

2.5 数字下变频器（DDC）

• 多通道支持：设备最多可提供四个独立的DDC，支持实数和复数抽取，抽取因子范围从2到32768。
• NCO功能：每个DDC使用48位数控振荡器（NCO）进行频率微调，支持相位连续和无限相位相干两种工作模式，可实现无相位跳变的频率切换。
• 抽取滤波器配置：数字抽取滤波器的操作可通过寄存器进行控制，用户可根据实际需求选择不同的抽取比和工作模式。

2.6 灵活的LVDS接口

• 并行LVDS：在抽取旁路模式下，使用14位宽的DDR LVDS接口，通道A的14位数据在DCLK的上升沿传输，通道B的14位数据在DCLK的下降沿传输。
• 串行LVDS（SLVDS）：在使用抽取（实数或复数）时，输出数据将被串行化并通过较少的通道输出，可根据抽取因子和输出分辨率计算所需的通道数和数据速率。

三、性能指标分析

3.1 直流特性

ADC3648和ADC3649在直流精度方面表现出色，具有无丢失码、低差分非线性（DNL）和积分非线性（INL）等特点。偏移误差和增益误差在不同采样率和参考源条件下均能保持在较小范围内，确保了信号转换的准确性。

3.2 交流特性

• 噪声性能：两款ADC的噪声频谱密度低至 - 158.5dBFS/Hz（ADC3649，500MSPS），在不同输入频率下均能提供较高的信噪比（SNR）和无杂散动态范围（SFDR）。
• 谐波失真：总谐波失真（THD）和二阶、三阶谐波失真（HD2、HD3）较低，有效减少了信号失真，提高了信号质量。
• 抽取性能：在使用抽取功能时，ADC能够根据抽取因子和输入频率提供相应的输出带宽和性能，满足不同应用的需求。

四、应用设计要点

4.1 输入信号路径设计

• 滤波器选择：在接收信号路径中，应使用适当的带限滤波器来抑制不需要的频率成分。
• 巴伦变压器：需要使用1:2（100Ω有效端接阻抗）或1:1（50Ω有效端接阻抗）的巴伦变压器将单端RF输入转换为差分信号输入到ADC，并通过100pF电容进行AC耦合。

4.2 时钟设计

• 低抖动时钟源：为了确保ADC达到规定的SNR性能，尤其是在高输入频率下，时钟源必须具有低抖动（集成相位噪声）特性。
• 时钟滤波：可使用带通滤波器对时钟信号进行滤波，以去除部分宽带时钟噪声。

4.3 电源设计

• 电源排序：ADC需要四种不同的电源，包括AVDD18、AVDD12、DVDD18和DVDD12。电源的施加顺序应按照规定进行，以确保设备正常工作。
• 低噪声电源：为了实现数据手册中的性能指标，AVDD18和AVDD12电源必须具有低噪声特性，同时应考虑电源的1/f噪声贡献。
• 电源去耦：建议在顶层尽可能靠近引脚的位置使用0.1µF的去耦电容。

4.4 布局设计

• 信号布线：模拟输入和时钟信号的走线应尽可能短，并避免使用过孔，以减少阻抗不连续性。数字LVDS输出接口应使用紧密耦合的100Ω差分走线。
• 电源和接地：为所有电源和接地引脚提供低电阻连接路径，使用电源和接地平面代替走线，避免使用狭窄、孤立的路径，以减少连接电阻。

五、总结

ADC3648和ADC3649以其卓越的性能、丰富的功能和灵活的接口，为电子工程师在高性能信号采集和处理领域提供了一个优秀的选择。在实际应用中，我们需要根据具体的需求和设计要求，合理选择ADC的工作模式和参数，并注意输入信号路径、时钟、电源和布局等方面的设计要点，以充分发挥ADC的性能优势。希望本文对大家在使用ADC3648/3649进行设计时有所帮助，让我们在电子设计的道路上不断探索，创造出更加优秀的产品。