使用MATLAB和Simulink进行信号完整性分析

信号完整性是保持高速数字信号的质量的过程。信号完整性是衡量电信号从源传输到目标位置时的质量的关键度量。在高速数字和模拟电子中，确保信号的预期形状、时序和功率得以保持，能够保证数据的可靠且准确传输。

反射、噪声、电磁干扰 (EMI) 及其他问题会严重降低信号质量。信号完整性缺失会导致一系列问题，包括间歇性故障、数据错误、系统故障，以及最终带来的成本高昂的重新设计和经济损失。从复杂的印刷电路板 (PCB) 设计到高级通信系统，稳健的信号完整性是可靠性能的基石。

系统设计中信号完整性的角色

高速设计中信号完整性的布局前分析

要实现良好的信号完整性，一个关键步骤是进行布局前分析。这种类型的分析通常在设计阶段完成，旨在发现潜在的问题，并帮助您作出明智的决策以优化设计，从而实现信号完整性。

使用 Signal Integrity Toolbox 中的串行链路设计器构建的 OIF CEI 25G-LR 布局前原理图。（点击“阅读原文“获取文档链接）

通过执行布局前分析，您可以在设计周期的早期发现并解决潜在的信号完整性问题，从而降低后期高成本的设计修订和修改的风险。这种分析还可帮助您针对信号完整性优化设计，从而使设计更加稳健可靠，且符合行业标准。

实际应用

布局前 PCB 信号完整性分析在高速、高可靠性通信至关重要的行业和应用中尤为关键，例如：

数据中心，其中高吞吐量服务器依赖于通过背板和互连进行的纯净信号传输

汽车电子，其中高级驾驶辅助系统 (ADAS) 和信息娱乐系统需要稳健的高速通信

高速内存接口，例如 DDR、LPDDR 和 GDDR，其中时序裕度紧张，即使微小的失真也可能导致数据损坏

通过将信号完整性仿真集成到早期设计阶段，您可以确保系统从一开始就满足性能目标和监管标准。

用于确保 PCB 信号完整性的布局后验证

布局后验证涉及审核设计的物理实现，包括实际的 PCB 布局和布线，旨在确保设计满足预期的信号完整性性能要求。该过程需要使用信号完整性仿真和分析工具，如 Signal Integrity Toolbox，仿真最终设计的电气行为，并确定任何潜在的问题。

Signal Integrity Toolbox 提供的信号完整性查看器中所示的印刷电路板。（点击“阅读原文“获取文档链接）

在布局后验证期间，您可以执行仿真来计算时序、电压电平和信号完整性指标，如抖动、眼高/宽和误码率 (BER)，以验证设计的性能并确保其符合行业标准。

任何信号完整性问题一经发现，您可以就要修改布局、布线或所选组件，并重新运行仿真，直到设计满足预期性能要求。在某些情况下，布局后验证可能会揭示布局前分析中未发现的问题。为此，您必须做出必要的更改以满足设计要求。

实际应用

布局后验证在性能和合规性不容商榷的行业至关重要，例如：

电信基础架构，其中高速串行链路必须满足严格的信号完整性标准

消费电子，其中紧凑的 PCB 布局会增大干扰和信号劣化的风险

航空航天和国防系统，其中极端条件下的可靠性至关重要

通过将布局后信号完整性仿真集成到验证过程中，您可以确保您的高速数字设计稳健、合规且准备好投入生产。

高速信号完整性的均衡和信道建模

IBIS-AMI（I/O 缓冲区信息规范 - 算法建模接口）是一种建模标准，用于高速通道的布局前分析和布局后验证。IBIS-AMI 将一个信号路径内各组件的电气特性相结合，形成一个完整的信道模型，使您能够更准确、更高效地仿真复杂的高速数字系统。

在 Signal Integrity Toolbox（顶部）、SerDes 设计器（中部）和 Simulink（底部）中显示的 SerDes 系统的 IBIS-AMI 模型。（点击“阅读原文“获取文档链接）

在布局前分析和布局后分析中使用 IBIS-AMI 模型，有助于您优化设计时间，降低设计错误风险，并提升高速数字系统的整体信号完整性性能。然而，创建准确可靠的 IBIS-AMI 模型可能是一个复杂而耗时的过程，需要专业技术知识。您可以使用 SerDes Toolbox 中的内置支持进行统计和时域仿真、IBIS-AMI 参数管理以及自动生成符合 IBIS-AMI 标准的模型，这使您能够专注于设计优化和验证。

实际应用

均衡和信道建模在高速数据必须经由复杂或有损介质的系统中至关重要，例如：

数据中心互连，其中长距离的 PCB 走线和电缆会带来显著的信号损失

高速内存接口，例如 DDR、LPDDR 和 GDDR，其中紧张的时序裕度要求精确的信号调节

汽车以太网和信息娱乐系统，其中均衡可确保在双绞线电缆上的可靠通信

通过将信号完整性仿真与均衡和信道建模集成在一起，您可以在具有挑战性的物理约束下设计出满足性能目标的系统。

信号完整性分析中的合规性和标准验证

在电子行业，确保符合行业标准是信号完整性分析的关键部分。随着数据传输速率提高和协议变得日益复杂，验证设计是否满足行业规范对于数据传输可靠性和产品认证至关重要。

使用 MATLAB 和 Simulink，您可以针对广泛的高速接口标准执行自动化合规性检查，包括：

PCI Express (PCIe)

USB 3.x 和 USB4

光学互联网论坛 (OIF) 和 IEEE 802.3 以太网

DDR/LPDDR/GDDR 内存接口

汽车以太网和 MIPI 标准

这些工具使您能够仿真真实工况、生成眼图并评估抖动、噪声裕度和误码率，以确保设计满足所需的阈值。这种级别的信号完整性仿真可帮助您在硬件测试之前识别和解决问题，降低代价高昂的重新设计或合规性失败的风险。

实际应用

合规性验证在强制要求互操作性和认证的行业中尤为重要，例如：

消费电子，其中设备必须通过 USB 合规性测试才能上市

汽车系统，其中以太网和 MIPI 接口必须满足严格的 EMI 和时序标准

企业网络和存储，其中 PCIe 和高速内存接口必须在重数据负载下提供一致的性能

通过将合规性验证集成到高速数字设计工作流中，您可以确保产品不仅功能正常，而且符合标准并准备好全球部署。

信号完整性分析度量和可视化

在高速数字设计中，信号在传输过程中必须保持完整，以实现良好的信号完整性性能。常用的度量和可视化包括：

电压裕度：电压裕度用于测量信号振幅和信号噪声裕度之间的差异。电压裕度应足够高，才能确保信号可以在接收机处可靠地解调。

时序分析：此度量涉及计算信号的上升和下降时间、传播延迟和抖动。您可以利用时序分析来评估设计的时序预算，并确保信号在要求的时序窗口内转换。

抖动：抖动是信号时序随时间的变化。引起抖动的原因可能有很多，包括信号失真、串扰、电源噪声和衰减。您可以使用抖动直方图和眼图，识别和分析高速数字系统中的抖动。

眼图：眼图用于分析信号性能随时间的变化，并识别潜在的信号完整性问题。它们涉及绘制信号振幅随时间变化的图，通常采用直方图形式。这种可视化方法有助于全面了解信号的行为，包括抖动、噪声和时序问题。

误码率：BER 是用于计算数据流中的错误位数量的指标。BER 值越高，信号完整性就越差。您可以使用 BER 来量化设计的信号完整性性能，然后优化设计以降低 BER。

衰减：衰减用于衡量信号随距离或时间变化而产生的损失。如果衰减程度高，则可能会导致信号失真和信号故障。您可以使用衰减测量值来评估信号的性能，并设计传输线和电路以最大限度地减少衰减。

串扰：串扰指一个信号的电场对相邻信号产生的噪声干扰。您可以使用串扰测量值来评估信道之间的干扰程度，计算串扰耦合系数，并确定降低串扰程度的设计方法。

时域反射计 (TDR)：TDR 通过将信号的输出与从线路末端反射的输入信号进行比较来测量传输线的阻抗。这种方法有助于确定传输线上的阻抗变化情况和信号完整性问题。

信道操作裕量 (COM)：COM 用于量化设计中信号眼图与最差减损下的影响之间的裕度。COM 可帮助您评估设计中的信号完整性性能，并确定需要改进的地方。

波形示例，显示在 Signal Integrity Toolbox 的并行链路设计器中测量的阈值和参数。（点击“阅读原文“获取文档链接）

PAM3 眼图用 Signal Integrity Toolbox 创建，显示在信号完整性查看器中。（点击“阅读原文“获取文档链接）

使用 MATLAB 和 Simulink 进行信号完整性分析

为了主动应对这些挑战，您可以使用 MATLAB 和 Simulink 进行信号完整性分析。通过对整个系统进行建模和仿真，您可以在构建物理原型之前检测眼图闭合、抖动、误码率过高及其他潜在问题。这种虚拟测试使您能够设计和验证均衡方法、优化高速链路并确保整体信号质量，从而在开发周期中节省大量时间和资源。

通过使用 MATLAB 和 Simulink 产品进行信号完整性分析，您可以执行：

高速设计中的布局前分析：在 PCB 布局开始之前，通过仿真和建模尽早识别并解决潜在信号完整性问题。

布局后验证：使用布局后 PCB 信号完整性验证来验证真实信号行为并检测布局引起的问题。

均衡和信道建模：设计和仿真均衡策略，以减轻信号失真并在有损信道上保持数据完整性。

合规性和标准验证：通过自动化合规测试和仿真，确保您的设计符合 PCIe、USB 和 DDR 等行业标准。

Signal Integrity Toolbox、SerDes Toolbox、RF PCB Toolbox 和 Mixed-Signal Blockset 提供了从系统的布局前分析到布局后验证等诸多功能，同时可生成可视化结果，如眼图、波形图、频谱图、眼图轮廓和时钟偏移预算分析。这些工具提供了全面的方法，用于防止数据通信系统或高速电子设备出现问题。