‌ADS6445-EP/ADS6444-EP 四通道14位高速模数转换器技术文档总结

ADS6445/ADS6444 是一种高性能的 14 位 125/105 MSPS 四通道 A-D 转炉。串行LVDS数据输出减少了接口线路数量，从而实现了紧凑的 64针QFN封装（9毫米×9毫米），实现高系统集成密度。装置 包含3.5 dB粗增益选项，可用于在极小的条件下提升SFDR的性能 信噪比的降解。除了粗增益外，还有细增益选项，可编程为1 分贝阶级提升至6分贝。
*附件：ads6445-ep.pdf

输出接口为2线，每个ADC数据被串行化，输出为两个 LVDS对。这使得串行数据速率可以减半（相比单线接口） 并将速度限制在1 Gbps以下，以便接收器设计。ADS644X还包括 传统单线接口，可用于较低采样频率。

内部锁相环（PLL）乘以输入的ADC采样时钟以推导 比特时钟。位时钟用于序列化每个通道的14位数据。此外 串行数据流、帧和比特时钟也作为LVDS输出传输。

LVDS输出缓冲器具备可编程LVDS电流等功能 双重模式和内部终端选项。这些可以用来扩大眼球开阔， 提升信号完整性，便于接收端捕获。

ADC信道输出可以作为MSB或LSB第一和2s补码传输 或者纯粹的二元。

ADS644X有内部引用，也可以支持外部参考模式。这 器件的工作结温度范围为–55°C至125°C。

特性

• 最大采样率：125 MSPS
• 14位分辨率且无缺失码
• 同时采样与保持
• 3.5 dB 粗增益和最高 6 dB 可
  编程细增益，用于 SFDR/SNR 权衡
• 带可
  编程内部终端选项的串行LVDS输出
• 支持正弦波、LVCMOS、LVPECL、LVDS 时钟输入，振幅可达 400 mVPP
• 内部参考与外部参考支持
• 引用无需外部解耦
• 3.3伏模拟与数字电源
• 64针QFN封装（9毫米×9毫米）
• 功能兼容的双通道家族

参数

一、产品概述‌

ADS6445-EP 和 ADS6444-EP 是德州仪器（TI）推出的高性能四通道14位模数转换器，分别支持最高125 MSPS和105 MSPS的采样率。两款器件采用串行LVDS输出接口，有效减少引脚数量，封装为64引脚QFN（9 mm × 9 mm），适用于高密度系统集成。主要特性包括：

• ‌14位分辨率‌，无失码；
• ‌同步采样与保持‌；
• ‌可编程增益‌：3.5 dB粗增益和最高6 dB的精细增益（1 dB步进），用于优化SFDR与SNR的权衡；
• ‌内部/外部参考电压支持‌，无需外部去耦；
• ‌宽温工作范围‌：-55°C至125°C；
• ‌支持多种时钟输入类型‌：正弦波、LVCMOS、LVPECL、LVDS，最低支持400 mVPP幅值；
• ‌低功耗设计‌：3.3 V模拟与数字供电，单通道功耗分别为420 mW（ADS6445）和340 mW（ADS6444）。

---

‌二、关键应用领域‌

• ‌基站中频接收机‌
• ‌分集接收机‌
• ‌医疗成像设备‌
• ‌测试与测量仪器‌

---

‌三、性能参数摘要‌

‌参数‌	‌**ADS6445 (125 MSPS)**‌	‌**ADS6444 (105 MSPS)**‌
‌SFDR‌（10 MHz输入）	87 dBc	91 dBc
‌SINAD‌（10 MHz输入）	73.4 dBFS	73.4 dBFS
‌SNR‌（10 MHz输入）	73.7 dBFS	73.8 dBFS
‌总功耗‌	1.65 W	1.35 W

---

‌四、核心功能模块‌

1. ‌模拟输入‌
   • 差分输入范围：2 VPP
   • 输入带宽：500 MHz
   • 支持变压器或全差分放大器驱动电路。
2. ‌参考电压‌
   • 内部参考：REFP = 2.0 V，REFM = 1.0 V（典型值）。
3. ‌时钟输入‌
   • 支持差分或单端时钟，内部集成PLL生成位时钟。
4. ‌输出接口‌
   • 支持1线（14×/16×串行化）和2线（14×/16×串行化）模式，支持DDR/SDR位时钟。
5. ‌增益控制‌
   • 粗增益（3.5 dB）和精细增益（0–6 dB），用于在高输入频率下优化动态性能。
6. ‌电源管理‌
   • 支持全局关断、通道待机等多种低功耗模式。

---

‌五、配置与编程模式‌

1. ‌并行接口控制‌
   • 通过CFG1–CFG4、PDN等引脚直接配置常用功能。
2. ‌串行接口编程‌
   • 通过SEN、SCLK、SDATA引脚访问内部寄存器。
3. ‌混合模式‌
   • 并行与串行控制结合使用，优先级由寄存器设定。

---

‌六、电气与时序特性‌

• ‌工作电压‌：AVDD = 3.0–3.6 V，LVDD = 3.0–3.6 V。
• ‌输出时序‌
  • 建立时间（tsu）：0.3–3.6 ns（视采样率而定）。
• ‌时钟抖动‌：≤250 fs RMS。

---

‌七、封装与布局要求‌

• ‌封装形式‌：64引脚VQFN（RGC）。
• ‌散热焊盘‌：必须焊接至接地平面以优化散热性能。

---

‌八、可靠性保障‌

• 符合‌国防、航空航天与医疗应用‌标准：
  • 受控基线
  • 单组装与测试站点
  • 扩展产品生命周期

---

‌九、设计注意事项‌

1. ‌接地与去耦‌
   • 建议使用单一接地平面，并通过磁珠隔离模拟与数字电源。
2. ‌信号完整性‌
   • 建议使用差分驱动电路，并通过内部终端电阻（可选）改善信号质量。
3. ‌热管理‌
   • 结至环境热阻（θJA）：23.6°C/W。