ADS4222 双通道、12位、65 MSPS 的模拟转数字转换器（ADC）技术手册

ADS424x 和 ADS422x 系列设备是 ADS42xx 超低功耗双通道、14 位或 12 位模数转换器（ADC）的低速变体。采用创新设计技术实现高动态性能，同时在1.8伏供电下功耗极低。这种拓扑结构使ADS424x/422x非常适合多载波宽带宽通信应用。
*附件：ads4222.pdf

特性

• 超低功率，单一1.8伏电源，CMOS输出：
  • 183毫瓦，总功率65 MSPS
  • 277毫瓦，总功率125 MSPS
  • 332毫瓦总功率，160 MSPS
• 高性能性能：
  • 88 dBc SFDR 频率，频率为 170 MHz
  • 170 MHz 时的 71.4 dBFS 信噪比
• 串扰：> 90 dB，频率为185 MHz
• 可编程增益最高可达6 dB，用于信噪比/SFDR 权衡
• 直流偏移校正
• 输出接口选项：
  • 1.8伏并行CMOS接口
  • 双倍数据率（DDR）带可编程摆动的LVDS：
    • 标准摆动：350 mV
    • 低摆幅：200 mV
• 支持低输入时钟幅度至200 mVPP
• 包装：VQFN-64（9.00毫米×9.00毫米）

参数

方框图

ADS42xx 系列是德州仪器（TI）推出的高动态性能双通道 ADC 家族，包含 12 位（ADS4222/25/26）与 14 位（ADS4242/45/46）两个子系列，采样率覆盖 65MSPS-160MSPS，采用 1.8V 单电源供电，支持 DDR LVDS 与并行 CMOS 双输出接口，适用于无线通信基础设施、软件无线电、功率放大器线性化等对功耗和动态性能均有严苛要求的宽带信号采集场景。

一、芯片基础信息与核心特性

1. 基础规格

• 型号与文档信息 ：文档编号 SBAS533E，2011 年 3 月发布、2023 年 2 月修订；全系列采用 64 引脚 9mm×9mm VQFN 封装（带裸露热焊盘），无铅环保设计，MSL 等级 3，峰值回流焊温度 260°C，ESD 防护等级 HBM±2000V、CDM±500V，符合 RoHS 标准。
• 供电与温度 ：模拟电源（AVDD）与数字电源（DRVDD）均为 1.7V-1.9V（标称 1.8V），绝对最大电压 2.1V；工作温度 - 40°C 至 85°C，结温最高 125°C；结到环境热阻 23.9°C/W，热焊盘需接地以优化散热。
• 引脚配置 ：核心引脚包括双通道差分模拟输入（INP_A/INM_A、INP_B/INM_B）、差分时钟输入（CLKP/CLKM）、SPI 配置引脚（SEN/SCLK/SDATA/RESET）、输出接口引脚（LVDS/CMOS 数据与时钟）、供电（AVDD/DRVDD）及地（AGND/DRGND）；VCM 引脚输出 0.95V 共模电压，用于模拟输入偏置。

2. 核心性能指标

• 分辨率与采样率 ：12 位系列（ADS422x）无失码，14 位系列（ADS424x）支持完整 14 位分辨率；采样率分档：ADS4222/42 为 65MSPS，ADS4225/45 为 125MSPS，ADS4226/46 为 160MSPS，支持低速模式适配低采样率场景。
• 动态性能 ：170MHz 输入时，典型 SFDR 达 88dBc，SNR 达 71.4dBFS；通道隔离度 > 90dB（185MHz），总谐波失真（THD）典型值 - 87dBc；支持 0dB-6dB 可编程增益，可权衡 SFDR 与 SNR 性能。
• 功耗与输入特性 ：160MSPS 时总功耗仅 332mW，65MSPS 时低至 183mW；模拟输入带宽 550MHz，支持 2VPP 差分输入（0dB 增益），输入共模电压固定为 0.95V；时钟输入支持正弦波、LVPECL、LVDS、LVCMOS 等多种驱动方式，最小输入幅度 200mVPP。

二、关键功能与工作原理

1. 核心功能

• 双通道同步采集 ：
  • 两通道独立采样与转换，支持同步工作，通道间孔径延迟匹配误差 ±70ps，确保多通道信号相位一致性。
  • 模拟输入采用开关电容采样架构，内置 RC 滤波吸收采样毛刺，支持高阻抗信号源驱动，建议外部串联 5Ω-15Ω 电阻抑制寄生振荡。
• 灵活输出与配置 ：
  • 输出接口二选一：DDR LVDS（标准摆幅 350mV、低摆幅 200mV，支持 100Ω 差分端接）或并行 CMOS（1.8V 逻辑电平）；数据格式支持二进制补码与偏移二进制，可通过引脚或寄存器配置。
  • 支持 SPI 串行与并行引脚两种配置方式：SPI 可细调增益、偏移、输出摆幅等参数，并行引脚可快速切换工作模式与输出接口类型。
• 低功耗与可靠性设计 ：
  • 提供全局掉电与通道待机两种低功耗模式，全局掉电功耗仅 3mW，通道待机唤醒时间 50µs，时钟频率低于 1MSPS 时自动进入低功耗状态。
  • 内置 DC 偏移校正功能，可校正 ±10mV 偏移误差，校正时间常数通过寄存器可编程；支持测试模式（全 0 / 全 1 / 交替码 / 斜坡码 / 自定义码），便于系统调试。

2. 工作原理

• 外部时钟经 CLKP/CLKM 输入后，驱动内部采样电路对双通道模拟信号同步采样，采样信号经流水线型 ADC 核心转换为数字码，再经数字增益调整、偏移校正后，通过输出接口模块转换为 LVDS 或 CMOS 信号输出。
• 采样率由输入时钟频率直接决定，默认 latency 为 16 个时钟周期，启用数字功能后 latency 增至 24 个时钟周期；LVDS 接口采用 DDR 模式，单差分对传输两位数据，有效降低引脚数量与传输功耗。

三、应用场景与设计建议

1. 典型应用

• 无线通信 ：基站收发机、软件无线电（SDR）的宽带信号采集，160MSPS 采样率可覆盖多载波信号带宽需求。
• 功率放大器线性化 ：通过双通道同步采集输入 / 输出信号，实现预失真校正，高动态范围（SFDR>88dBc）确保校正精度。
• 测试测量设备 ：便携式仪器的高速数据采集模块，低功耗特性延长电池续航，宽输入带宽适配多种传感器信号。

2. 设计注意事项

• 电源与去耦 ：
  • AVDD 与 DRVDD 需独立供电，建议使用低噪声 LDO，避免开关电源噪声耦合；每个电源引脚就近并联 0.1µF 陶瓷去耦电容，热焊盘与地平面可靠连接。
  • 模拟地与数字地单点连接，电源路径采用 PI 滤波结构隔离，减少数字电路对模拟电路的干扰。
• 输入与时钟设计 ：
  • 模拟输入需偏置在 0.95V 共模电压，差分输入阻抗随频率变化，高频信号（>150MHz）建议采用变压器耦合驱动，低频信号可使用差分运放驱动。
  • 时钟源需低抖动（推荐外部时钟抖动 < 100fs），支持差分或单端输入，时钟占空比 35%-65% 均可稳定工作，高频场景建议使用 LVPECL 时钟驱动以优化抖动性能。
• 布局与接口 ：
  • 差分模拟输入对与时钟信号垂直布线，减少串扰；模拟区域与数字区域严格分区，裸露热焊盘通过过孔阵列连接至地平面。
  • LVDS 输出走线需阻抗匹配（100Ω），长度匹配误差控制在 5ps 内；CMOS 输出建议串联 50Ω 电阻，降低负载电容影响，传输距离不超过数英寸。

四、关键配置要点

• 增益与偏移校正 ：通过寄存器配置 0dB-6dB 增益（0.5dB 步进），高输入频率场景（>200MHz）启用高增益可提升 SFDR；偏移校正需先使能 EN DIGITAL 位，再开启 OFFSET CORR 位，校正时间常数根据采样率选择。
• 输出接口配置 ：并行引脚 SEN 可快速切换输出接口类型，SPI 配置可细调 LVDS 输出摆幅（125mV-570mV）；多设备同步时，可通过调整 CLKOUT 相位（±450ps）优化数据对齐。
• 低功耗优化 ：无需双通道时可将闲置通道置于待机模式，采样率低于 80MSPS 时可启用低速模式，进一步降低功耗；CMOS 输出模式下，通过减少输出引脚切换频率降低动态功耗。