DAC7760 12位、单通道、可编程电流/电压输出DAC技术手册-电子发烧友网

DACx760 是精密、完全集成的 12 位和 16 位数模转换器（DAC），旨在满足工业过程控制应用的要求。这些器件可编程为电流输出，范围为 4 mA 至 20 mA、0 mA 至 20 mA 或 0 mA 至 24 mA;或作为电压输出，范围为 0 V 至 5 V、0 V 至 10 V、±5 V 或 ±10 V，过量程为 10%（0 V 至 5.5 V、0 V 至 11 V、±5.5 V 或 ±11 V）。电流和电压输出可以同时使能，同时由一个数据寄存器控制。
*附件：dac7760.pdf

这些器件具有上电复位功能，可在已知状态下上电（IOUT和VOUT均处于禁用状态并处于Hi-Z状态）。CLR 和 CLR-SEL 引脚将电压输出设置为零刻度或中量程，如果输出使能，则将电流输出设置为范围的低端。零点和增益寄存器可以编程，以数字方式校准终端系统中的器件。输出压摆率也可通过寄存器进行编程。这些器件可以在电流输出上叠加外部HART信号，并采用10V至36V单电源或高达±18V的双电源供电。

特性

电流输出：4 mA 至 20 mA;0 mA 至 20 mA;0 mA 至 24 mA
电压输出：
- 0 V 至 5 V;0 V 至 10 V;±5 伏;±10 伏
- 0 V 至 5.5 V;0 V 至 11 V;±5.5 伏;±11 V（10% 超量程）
±0.1% FSR 总未调整误差（TUE）最大值
DNL：最大 ±1 LSB
同时输出电压和电流
内部 5V 基准电压源（10 ppm/°C，最大值）
内部 4.6V 电源输出
可靠性特点：
- CRC 检查和看门狗定时器
- 热报警
- 开路报警，限流短路
宽温度范围：–40°C 至 125°C
封装：6 mm × 6 mm 40 引脚 VQFN 和 24 引脚 HTSSOP

参数

方框图

DAC7760（12 位）和 DAC8760（16 位）是集成化高精度数模转换器（DAC），支持可编程电流和电压输出，具备高可靠性与灵活配置特性，专为工业过程控制等场景设计。

核心参数与性能

分辨率与输出范围 ：DAC7760 为 12 位，DAC8760 为 16 位；电流输出支持 4mA-20mA、0mA-20mA、0mA-24mA，电压输出支持 0V-5V/10V、±5V/10V 及 10% 超量程（如 0V-5.5V、±11V）。
精度指标 ：总未调整误差（TUE）最大 ±0.1% FSR，微分非线性（DNL）最大 ±1 LSB；内置 5V 参考电压（温漂最大 10 ppm/°C），支持外部精密电阻校准。
输出特性 ：电压输出摆率 0.5 V/µs，电流输出建立时间至 0.1% FSR 仅 10 µs；支持电压与电流输出同时使能，共享同一数据寄存器控制。
功耗与工作条件 ：模拟电源（AVDD）10V-36V，数字电源（DVDD）2.7V-5.5V（可内部生成 4.6V）；工作温度 - 40°C 至 125°C，掉电电流低，功耗随输出模式动态调整。

封装与引脚

提供 24 引脚 HTSSOP（7.80 mm×4.40 mm）和 40 引脚 VQFN（6.00 mm×6.00 mm）两种封装，VQFN 封装含裸露热焊盘（建议连接系统最低电位）。
关键引脚包括模拟输出（IOUT/VOUT）、电源（AVDD/AVSS/DVDD）、参考电压（REFIN/REFOUT）、SPI 接口（SCLK/DIN/SDO/LATCH）、校准与控制引脚（ISET-R/CLR/CLR-SEL）及报警输出（ALARM）。

功能与核心特性

灵活配置 ：通过寄存器编程输出范围、摆率、校准参数，支持零位与增益数字校准，可叠加外部 HART 信号（4mA-20mA 模式）。
可靠性设计 ：内置热报警（142°C 触发）、开路检测、短路限流、CRC 校验与看门狗定时器，ALARM 引脚实时指示故障状态。
接口特性 ：兼容 SPI/QPI 接口，最高时钟频率 30 MHz，支持 24 位默认帧或 32 位 CRC 校验帧，多器件总线通信需 gated SCLK 控制。
辅助功能 ：电源复位后输出为高阻态，CLR 引脚可将输出清零至零标度或中值；VQFN 封装支持 CAP1/CAP2 引脚外接电容滤波电流输出。

典型应用场景

工业模拟输出模块、PLC 控制器、HVAC 阀门与执行器控制、流量变送器、传感器变送器等工业过程控制设备。

设计要点

电源与去耦 ：AVDD 和 DVDD 需就近配置 0.1µF 去耦电容，模拟电源斜坡速率不超过 1 V/ns（建议串联 10Ω 电阻）。
校准与滤波 ：电流输出可外接 15kΩ 精密电阻提升温漂性能，VQFN 封装通过 CAP1/CAP2 引脚配置滤波电容；电压输出高容性负载时，需在 CMP 与 VOUT 间外接补偿电容。
布局规范 ：模拟地与数字地分开布线，+VSENSE 引脚靠近负载连接以抵消线路压降；避免数字信号与 CAP1/CAP2、参考电压引脚近距离布线，减少干扰。
保护设计 ：建议在 IOUT/VOUT 引脚添加 TVS 二极管等瞬态保护器件，符合 IEC61000-4 工业抗干扰标准。