哪些因素会影响PCB电路板的阻抗？

PCB电路板的阻抗是影响信号完整性的关键参数，主要由以下因素决定：

核心影响因素

介质厚度（H）‌
信号层与参考地平面之间的间距，与阻抗呈正相关。厚度每增加10%，阻抗约提升8%-10%‌。例如，5G基站PCB因介质厚度偏差导致阻抗波动8%，需调整材料恢复设计值‌。

走线宽度（W）‌
线宽与阻抗呈负相关，宽度每增加10%，阻抗降低5%-7%‌。服务器PCIe 5.0信号因蚀刻后线宽缩小5%，导致阻抗偏差6%，需重新设计线宽补偿‌。

铜箔厚度（T）‌
铜厚增加会减小阻抗，每增厚10%，阻抗降低3%-5%‌。高频信号需控制铜厚偏差≤±10%以抑制趋肤效应‌。

介电常数（Er）‌
材料介电常数与阻抗呈负相关。FR-4材料在1GHz下介电常数约4.2，高频设计需考虑频率对Er的影响‌。

其他关键因素
线间距‌：增大间距可减少耦合电容，提高阻抗‌。
参考平面‌：距离减小会增大电容，降低阻抗；平面不连续或分割也会改变电流分布‌。
阻焊厚度‌：外层阻焊过厚会降低阻抗，通常假设为0.5mil‌。
制造工艺‌：蚀刻侧蚀导致线宽梯形变化，需通过工艺控制减少影响。
设计建议
高频场景‌：介质厚度偏差需≤±3%，线宽偏差≤±5%‌。
材料选择‌：根据频率匹配介电常数，如1080半固化片（Er=3.6）适用于高频‌。
仿真验证‌：使用HFSS等工具模拟线宽/介质厚度变化对阻抗的影响，确保反射控制在5%以内。

通过精准控制上述参数，可有效避免信号反射、衰减等问题，提升PCB可靠性。

审核编辑 黄宇