‌LMK1D1204P 低附加抖动LVDS缓冲器技术文档总结

LMK1D1204P时钟缓冲器将两个可选时钟输入（IN0和IN1）中的一个分配给4对差分LVDS时钟输出（OUT0至OUT3），时钟分配的偏斜最小。输入可以是 LVDS、LVPECL、LVCMOS、HCSL 或 CML。

该LMK1D1204P专为驱动 50 Ω输电线路而设计。在单端模式下驱动输入时，向未使用的负输入引脚施加适当的偏置电压。IN_SEL引脚选择路由到输出的输入。该器件支持故障安全输入功能。该器件还集成了输入迟滞，可防止在没有输入信号的情况下输出随机振荡。
*附件：lmk1d1204p.pdf

通过将相应的OEx引脚设置为逻辑高电平“1”来使能每个LVDS差分输出。如果该引脚设置为逻辑低电平“0”，则输出在高Z状态下被禁用，从而降低功耗。

该器件在1.8V、2.5V或3.3V电源环境中工作，特性范围为–40°C至105°C（环境温度）。

特性

• 高性能LVDS时钟缓冲器系列，具有2个输入和4个输出（2：4）
• 输出频率高达 2 GHz
• 用于单个输出启用/禁用的硬件引脚
• 电源电压：1.8 V / 2.5 V / 3.3 V ± 5%
• 低附加抖动：在156.25 MHz时，在12 kHz至20 MHz范围内，最大值<60 fs rms
  • 极低的本底相位噪声：-164 dBc/Hz（典型值）
• 极低的传播延迟：最大< 575 ps
• 输出偏斜：最大20 ps
• 故障安全输入
• 通用输入接受 LVDS、LVPECL、LVCMOS、HCSL 和 CML
• LVDS基准电压，V AC_REF，可用于电容耦合输入
• 工业温度范围：–40°C 至 105°C
• 可用套餐：
  • 5 mm × 5 mm、28 引脚 VQFN （RHD）

参数

方框图

‌1. 产品概述‌
LMK1D1204P是德州仪器（TI）推出的高性能LVDS时钟缓冲器，具有以下核心特性：

• ‌2输入4输出架构‌：支持2路可选时钟输入（IN0/IN1）分配至4对差分LVDS输出（OUT0-OUT3）。
• ‌低抖动性能‌：附加抖动<60 fs RMS（12 kHz–20 MHz频段@156.25 MHz），相位噪声低至-164 dBc/Hz。
• ‌宽频支持‌：输出频率最高达2 GHz，支持LVDS/LVPECL/LVCMOS/HCSL/CML多种输入类型。
• ‌灵活控制‌：通过硬件引脚（OE0-OE3）独立启用/禁用输出，禁用时呈高阻态以降低功耗。

‌2. 关键参数‌

• ‌电源电压‌：1.8V/2.5V/3.3V ±5%，工业级温度范围（-40°C至105°C）。
• ‌时序特性‌：传播延迟<575 ps，输出偏斜<20 ps。
• ‌封装‌：5mm×5mm 28引脚VQFN（RHD），集成散热焊盘。

‌3. 应用场景‌

• 电信/网络设备、医疗成像、测试仪器
• 无线基础设施、专业音视频系统

‌4. 功能模式‌

• ‌输入选择‌：通过IN_SEL引脚切换输入源（IN0或IN1），悬空时禁用输入缓冲。
• ‌输出控制‌：各输出通道可通过OEx引脚独立启用（逻辑高电平）或禁用（逻辑低电平）。

‌5. 设计要点‌

• ‌输入处理‌：支持直流/交流耦合，需根据输入类型（如LVDS/LVPECL）配置匹配电阻或偏置电压。
• ‌输出端接‌：推荐100Ω差分端接（靠近接收器），未用输出应禁用以优化功耗。
• ‌电源滤波‌：建议每电源引脚就近放置0.1μF去耦电容，必要时串联磁珠抑制高频噪声。

‌6. 典型应用示例‌
文档展示了156.25 MHz时钟分配方案，包括：

• LVDS背板输入通过AC耦合接入，LVCMOS振荡器输入通过电阻分压匹配。
• 输出驱动PHY、FPGA等设备，分别采用DC耦合（内部端接）或AC耦合（外部电容）设计。

‌7. 性能验证‌

• 实测附加抖动39.7 fs RMS（参考源24 fs RMS），验证低噪声特性。
• 提供PCB布局指南，强调散热焊盘需焊接至地平面以优化热性能。