最近大火的CoWoP跟CoWoS、CoPoS有什么区别？

电子发烧友网报告（文/梁浩斌）CoWoP（Chip on Wafer on PCB）封装最近突然在业界掀起一波热度，主要是由于此前从英伟达泄露的一份PPT显示，英伟达会在GB100芯片上进行CoWoP封装的验证，并计划与台积电CoWoS同步双线推进，未来在GR150 芯片项目同时推进这两种封装方案。

不过郭明錤近日也发文表示，CoWoP导入SLP（Substrate-Level PCB基板级PCB）的挑战远超于2017年苹果量产应用SLP的案例，要在2028年量产是很乐观的预期。而台积电的另一个封装技术CoPoS，旨在解决CoWoS难以大规模量产的问题，也预计在2028年后量产，相比之下CoWoP的难度显得其2028年量产的目标不太现实。

CoWoP、CoWoS、CoPoS等多个名词估计都看得有点混乱，那么这几种封装优势都有哪些特点和优势？为什么各家都在推进新型封装？

首先要了解CoWoS是什么。CoWos即芯片 - 晶圆 - 基板封装，由台积电主导开发。它的核心是通过一个“硅中介层”，将逻辑芯片比如CPU、GPU，和高带宽存储芯片比如HBM封装在同一个模块上，实现多芯片的高密度集成。

过去HBM往往是通过PCB上的布线，与CPU/GPU进行通信，但由于PCB上布线的物理限制，两者之间的传输带宽就遇到了瓶颈。

所以通过封装在同一个模块，将GPU/CPU和HBM堆叠放置在硅中介层上，硅中介层作为核心的互联枢纽，通过 TSV（硅通孔）和精细布线实现芯片间的高速信号传输，带宽远超传统的引线键合，极大地提升了芯片间的通信带宽。

不过CoWoS也存在致命问题，首先是成本高昂。硅中阶层是CoWoS封装的核心，用硅晶圆+光刻等步骤制造，想要集成更多的HBM，就要更大的硅中介层面积。众所周知，晶圆上产出的单个裸片面积越大价格越贵，加上封装过程涉及多次光刻和键合等工序，进一步降低良率，拉高成本。

因此无论是在成本和产能上，CoWoS长期面临的问题是成本高且难以大规模量产。

CoPoS（芯片-面板-基板封装）同样来自台积电，实际上，这是台积电为了解决CoWoS量产瓶颈而推出的一种封装技术。大摩在近期的研报中宣称，台积电已经启动建设310 mm² Panel-Level chiplet先进封装试产线（即CoPoS先进封装体系）。

相比CoWoS，CoPoS主要差异是将硅中介层换成有机中阶层，基板采用玻璃基板。虽然互联密度不如CoWoS的硅中介层，但面板面积大，可利用率高，可以有效解决产能问题，成本也更低，适合大规模量产。

而英伟达CoWoP可以理解为，相比CoWoS直接去除了基板，将中介层装配到PCB上，大幅简化结构，同时信号路径最短，热设计灵活性更佳，理论上成本最低。但显而易见的问题在于，这项技术对于PCB厂商的生产精度要求非常高，对于目前的PCB产业而言，需要一次产业链上下游的整体革新来实现这项技术的量产，这对供应链是一个较大的考验。

同时，PCB的线宽也受到限制，在实际互连带宽上的效果仍存疑。总体来看，CoWoP仍处于技术探索的阶段，但PCB与芯片的集成，其实近年确实也开始有越来越多的探索，比如埋容技术，将电容嵌入到PCB内部，节省PCB空间、降低PCB厚度，提高信号完整性。