0
  • 聊天消息
  • 系统消息
  • 评论与回复
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
会员中心
创作中心

完善资料让更多小伙伴认识你,还能领取20积分哦,立即完善>

3天内不再提示

Sean Kang介绍未来几年3D-NAND的发展线路图,2021年堆叠层数会超过140层,而且会不断变薄

454398 作者:工程师吴畏 2018-06-18 09:46 次阅读
加入交流群
微信小助手二维码

扫码添加小助手

加入工程师交流群

在正在举行的国际存储研讨会2018(IMW 2018)上,应用材料公司Sean Kang介绍了未来几年3D-NAND的发展线路图,到了2021年,3D-NAND的堆叠层数会超过140层,而且每一层的厚度会不断的变薄。

Sean Kang介绍未来几年3D-NAND的发展线路图,2021年堆叠层数会超过140层,而且会不断变薄

身在日本的PC Watch前往了本次会议的研讨会,自3D-NAND诞生以来它的堆叠层数就在不断的增长,三星造出来的第一代3D V-NAND只有24层,下一代就变成了32层,随后就变成48层,到了现在大多数厂商都是64层,而SK海力士则是72层,而下一代的3D-NAND堆叠层数将超过90层,再下一个阶段会超过120层,到了2021年会超过140层。

而闪存的Die Size也随着堆叠层数的增长而增长,在32层时代的时候是128Gbit,48层时256Gbit,64/72层是512Gbit,明年的96层闪存应该会达到768Gbit,128层应该会有1024Gbit的Die Size,达到144层时就不清楚会有多大了,肯定会大于等于1024Gbit。

Sean Kang介绍未来几年3D-NAND的发展线路图,2021年堆叠层数会超过140层,而且会不断变薄

在堆叠层数增加的时候,存储堆栈的高度也在增大,然而每层的厚度缺在缩小,以前的32/36层3D NAND的堆栈厚度为2.5μm,层厚度大约70nm,48层的闪存堆栈厚度为3.5μm,层厚度减少到62nm,现在的64/72层闪存堆栈厚度大约4.5μm,每层厚度减少到60nm,没升级一次堆栈厚度都会变成原来的1.8倍,而层厚度会变成0.86倍。

现在各家厂商都在3D NAND上加大力度研发,尽可能提升自己闪存的存储密度,此前东芝与西数就宣布计划在今年内大规模生产96层堆叠的BiCS4芯片,并会在年底前发货。

声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉
  • 闪存
    +关注

    关注

    16

    文章

    1883

    浏览量

    117010
  • 可制造性设计

    关注

    10

    文章

    2065

    浏览量

    16364
  • 3D-NAND
    +关注

    关注

    0

    文章

    4

    浏览量

    2806
  • 华秋DFM
    +关注

    关注

    20

    文章

    3512

    浏览量

    6150
收藏 人收藏
加入交流群
微信小助手二维码

扫码添加小助手

加入工程师交流群

    评论

    相关推荐
    热点推荐

    电容是如何实现高频噪声抑制的?

    主题:求解电容的高频秘诀:其工艺是如何实现极低ESL和高自谐振频率的? 我们了解到超低ESR
    发表于 12-04 09:19

    固态电容的性能优势

    固态电容通过多层堆叠结构,在有限体积内实现高容量存储,成为高密度电路设计的理想选择: 体积缩小60%以上 :例如,传统液态电容厚度通常在5mm以上,而
    的头像 发表于 11-26 09:30 281次阅读

    贴片电感代理-电感的实际应用

    电感,作为一种基于多层陶瓷或磁性材料制成的电感元件,以其小型化、高频特性好、品质因数高、散热性能好及抗干扰能力强等优势,在消费电子、工业自动化及汽车电子等领域得到了广泛应用。以下将详细阐述
    的头像 发表于 08-22 17:38 682次阅读
    贴片电感代理-<b class='flag-5'>叠</b><b class='flag-5'>层</b>电感的实际应用

    SK海力士3214D NAND的诞生

    )领域也不断推进技术革新,强化竞争力。NAND产品的数据存储量取决于单元1(cell)堆叠的高度,而提升堆叠层数正是竞争力的关键所在。
    的头像 发表于 07-10 11:37 1417次阅读

    PCB设计避坑指南

    与FR4混压时,对称位置使用相同热膨胀系数材料 5、可制造性设计避免翻车 PP片选择: 每层介质不超过3张PP 厚度控制: 两间PP介
    发表于 06-24 20:09

    实用电气控制线路图

    的文字说明,以便图文对照。全文在电气控制线路图的绘制中采用最新国家标准规定的电气图形符号及文字符号,并附有新旧符号对照表。 纯分享贴,有需要可以直接下载附件获取完整资料! (如果内容有帮助可以关注、点赞、评论支持一下哦~)
    发表于 05-17 15:40

    HDMI2.0滤波保护共模滤波器介绍

    文章详细介绍了HDMI2.0滤波保护共模滤波器的应用背景和技术细节。HDMI2.0作为高清多媒体接口标准,带宽能力显著提升至18 Gbps,但也带来了电磁辐射风险增加的问题。文中分析了
    发表于 05-07 17:25 0次下载

    天合光能钙钛矿晶体硅技术再破世界纪录

    (Fraunhofer ISE, CalLab)第三方独立认证,最高电池效率达到31.1%,不仅创造了大面积太阳电池效率新的世界纪录,而且首次在210mm工业级电池尺寸上实现超过3
    的头像 发表于 04-11 15:50 722次阅读

    AIWA J09线路图

    电子发烧友网站提供《AIWA J09线路图.pdf》资料免费下载
    发表于 03-31 17:08 1次下载

    AIWA J170线路图

    电子发烧友网站提供《AIWA J170线路图.pdf》资料免费下载
    发表于 03-31 17:06 2次下载

    AIWA j101/T101线路图

    AIWA j101/T101 线路图
    发表于 03-31 17:01 2次下载

    仪器邀您相约2025慕尼黑上海光博,共探测量科技新未来

    在科技浪潮不断奔涌向前的时代,光学与测量技术的创新发展,正深刻地改变着各个行业的发展轨迹。20253月11日-
    的头像 发表于 03-10 14:17 977次阅读
    中<b class='flag-5'>图</b>仪器邀您相约2025慕尼黑上海光博<b class='flag-5'>会</b>,共探测量科技新<b class='flag-5'>未来</b>

    芯片3D堆叠封装:开启高性能封装新时代!

    在半导体行业的快速发展历程中,芯片封装技术始终扮演着至关重要的角色。随着集成电路设计复杂度的不断提升和终端应用对性能、功耗、尺寸等多方面要求的日益严苛,传统的2D封装技术已经难以满足市场的需求。在此背景下,芯片
    的头像 发表于 02-11 10:53 2476次阅读
    芯片<b class='flag-5'>3D</b><b class='flag-5'>堆叠</b>封装:开启高性能封装新时代!

    3D NAND发展方向是500到1000

    芯片行业正在努力在未来几年内将 3D NAND 闪存的堆栈高度提高四倍,从 200 增加到 800
    的头像 发表于 12-19 11:00 1324次阅读
    <b class='flag-5'>3D</b> <b class='flag-5'>NAND</b>的<b class='flag-5'>发展</b>方向是500到1000<b class='flag-5'>层</b>

    【半导体存储】关于NAND Flash的一些小知识

    NAND只需要提高堆栈层数,目前多种工艺架构并存。从2013三星推出了第一款24SLC/MLC 3D V-
    发表于 12-17 17:34