0
  • 聊天消息
  • 系统消息
  • 评论与回复
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
创作中心

完善资料让更多小伙伴认识你,还能领取20积分哦,立即完善>

3天内不再提示

Sean Kang介绍未来几年3D-NAND的发展线路图,2021年堆叠层数会超过140层,而且会不断变薄

454398 作者:工程师吴畏 2018-06-18 09:46 次阅读

在正在举行的国际存储研讨会2018(IMW 2018)上,应用材料公司Sean Kang介绍了未来几年3D-NAND的发展线路图,到了2021年,3D-NAND的堆叠层数会超过140层,而且每一层的厚度会不断的变薄。

Sean Kang介绍未来几年3D-NAND的发展线路图,2021年堆叠层数会超过140层,而且会不断变薄

身在日本的PC Watch前往了本次会议的研讨会,自3D-NAND诞生以来它的堆叠层数就在不断的增长,三星造出来的第一代3D V-NAND只有24层,下一代就变成了32层,随后就变成48层,到了现在大多数厂商都是64层,而SK海力士则是72层,而下一代的3D-NAND堆叠层数将超过90层,再下一个阶段会超过120层,到了2021年会超过140层。

而闪存的Die Size也随着堆叠层数的增长而增长,在32层时代的时候是128Gbit,48层时256Gbit,64/72层是512Gbit,明年的96层闪存应该会达到768Gbit,128层应该会有1024Gbit的Die Size,达到144层时就不清楚会有多大了,肯定会大于等于1024Gbit。

Sean Kang介绍未来几年3D-NAND的发展线路图,2021年堆叠层数会超过140层,而且会不断变薄

在堆叠层数增加的时候,存储堆栈的高度也在增大,然而每层的厚度缺在缩小,以前的32/36层3D NAND的堆栈厚度为2.5μm,层厚度大约70nm,48层的闪存堆栈厚度为3.5μm,层厚度减少到62nm,现在的64/72层闪存堆栈厚度大约4.5μm,每层厚度减少到60nm,没升级一次堆栈厚度都会变成原来的1.8倍,而层厚度会变成0.86倍。

现在各家厂商都在3D NAND上加大力度研发,尽可能提升自己闪存的存储密度,此前东芝与西数就宣布计划在今年内大规模生产96层堆叠的BiCS4芯片,并会在年底前发货。

声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉
  • 闪存
    +关注

    关注

    16

    文章

    1690

    浏览量

    114265
  • 可制造性设计

    关注

    10

    文章

    2063

    浏览量

    15307
  • 3D-NAND
    +关注

    关注

    0

    文章

    4

    浏览量

    2683
  • 华秋DFM
    +关注

    关注

    20

    文章

    3483

    浏览量

    3926
收藏 人收藏

    评论

    相关推荐

    三星宣布量产第九代V-NAND 1Tb TLC产品,采用290层双重堆叠技术

    作为九代V-NAND的核心技术,双重堆叠技术使旗舰V8闪存的层数从236层增至290层,主要应用于大型企业服务器及人工智能与云计算领域。据了解,三星计划于明年推出第十代NAND芯片,采
    的头像 发表于 04-28 10:08 288次阅读

    请发一份CS1237使用例程,包括外围线路图和例程代码(最好是STM或GD的),谢谢!

    请发一份CS1237使用例程,包括外围线路图和例程代码(最好是STM或GD的), 640450701@QQ.COM 谢谢!
    发表于 04-22 10:32

    三星量产第九代V-NAND闪存芯片,突破最高堆叠层数纪录

    三星公司预计将于今年四月份大批量生产目前行业内为止密度最大的290层第九代V-NAND (3D NAND) 闪存芯片,这是继之前的236层第八代V-NAND后的显著提升,也代表着当前行业中最高的可量产
    的头像 发表于 04-18 09:49 177次阅读

    三星九代V-NAND闪存或月底量产,堆叠层数将达290层

    据韩媒Hankyung透露,第九代V-NAND闪存的堆叠层数将高达290层,但IT之家此前曾报道过,三星在学术会议上展示了280层堆叠的QLC闪存,其IO接口速度可达3.2GB/s。
    的头像 发表于 04-12 16:05 520次阅读

    压电功率放大器在直升机机身振动研究中的应用

    通道传递函数,测量试验的原理如图c所示。数字信号发生器产生正弦激励信号,经过D/A转换和低通滤波后,再经过功率放大驱动压电作动器对框架施加作动力。作动力在待减振点处产生作动响应,
    发表于 02-27 17:12

    DDR电路的与阻抗设计!

    采用1oZ,其它内层采用HoZ。 板厚推荐如下图(上)所示(102阶HDI板设计),阻抗线宽线距如下图(中、下)所示(10
    发表于 12-25 13:48

    DDR电路的与阻抗设计

    采用1oZ,其它内层采用HoZ。 板厚推荐如下图(上)所示(102阶HDI板设计),阻抗线宽线距如下图(中、下)所示(10
    发表于 12-25 13:46

    【华秋pcb】为什么6板最好设计2个接地层?

    提到6板分层布局,一般业内主流会推荐这个设计方案: 【电源层数1,地层数2,信号层数3】 但从成本方面考虑,我们
    发表于 12-08 10:49

    为什么6板最好设计2个接地层?

    提到6板分层布局,一般业内主流会推荐这个设计方案: 【电源层数1,地层数2,信号层数3】 但从成本方面考虑,我们
    发表于 12-08 10:34

    g470主板线路图

    g470主板线路图 
    发表于 11-17 16:58 16次下载

    S32K311堆叠指针对齐错误问题如何解决?

    我试图将我的S32DS项目出口给IAR EWARM, 如果我没有选择 SDKs, 我就能成功调试 。 然而,如果我选择 SDK, 开始调试时会出现堆叠指针对齐错误 。 我在 icf 文件中设置了
    发表于 11-13 06:32

    WML36-180G型无刷电机控制器线路图分享

    WML36-180G型无刷电机控制器线路图
    发表于 09-26 07:11

    浅谈400层以上堆叠的3D NAND的技术

    3D NAND闪存是一种把内存颗粒堆叠在一起解决2D或平面NAND闪存限制的技术。这种技术垂直堆叠了多层数据存储单元,具备卓越的精度,可支持
    发表于 06-15 09:37 1825次阅读
    浅谈400层以上<b class='flag-5'>堆叠</b>的3D <b class='flag-5'>NAND</b>的技术

    3D-NAND 闪存探索将超过300层

    全行业正在努力将 3D 引入 DRAM。采用 3D X-DRAM 仅涉及利用当前成熟的 3D NAND 工艺,这与学术论文提出和内存行业研究的许多将 DRAM 迁移到 3D 的替代方案不同。
    发表于 05-30 11:13 359次阅读
    <b class='flag-5'>3D-NAND</b> 闪存探索将<b class='flag-5'>超过</b>300层

    这个线路图有问题吗?

    简单时序逻辑电路——触发器应用三 四人抢答器(74ls112 74LS20)线路图。 如果有问题,应该怎么改
    发表于 05-18 13:46