0
  • 聊天消息
  • 系统消息
  • 评论与回复
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
会员中心
创作中心

完善资料让更多小伙伴认识你,还能领取20积分哦,立即完善>

3天内不再提示

Broadcom使用Cadence Spectre FMC Analysis进行时序变化分析

Cadence楷登 来源:Cadence楷登 作者:Cadence楷登 2025-04-19 14:57 次阅读

本文翻译转载于:Cadence Blog

作者:Vinod Khera

e3c27cc4-1a9d-11f0-9310-92fbcf53809c.png

对于最新的微型半导体制作工艺而言,制程工艺变化和器件不匹配带来了深远影响。复杂制程工艺也会影响器件生产的可变性,进而影响整体良品率。 蒙特卡洛(MC)仿真使用重复的随机抽样方法,将工艺变化与电路性能和功能联系起来,从而确定它们对良品率的影响。然而,要进行全面的设计空间研究,设计团队需要完成大量的 MC 仿真才能达到必要的可信度。

一个芯片上的数十亿个元件,再加上工艺变化和器件不匹配,我们能运行数十亿次统计仿真并耗费大量时间进行验证吗?

运行数百万次甚至数十亿次仿真所需的时间和运算资源是不切实际的,因此,我们迫切需要在提高效能的同时满足统计准确度要求。使用 Cadence Spectre FMC Analysis,Broadcom 取得了良好的成果,并且显著提升了生产力。此外,Spectre 仿真的多处理器模式在保证准确度的同时进一步缩短了运行时间。本文将探讨 Broadcom 借助 Spectre FMC 实现的准确度和性能提升,内容摘录自 Broadcom 团队之前的 CadenceLIVE Silicon Valley 2024 演讲。

为何制程工艺变化总是捉摸不定?

半导体代工厂通过开发统计模型来准确形容器件级别的变化。这样便可通过兼顾工艺变化的设计技术来最大程度降低集成电路(IC)故障的可能性。MC 仿真可使用这些统计模型来识别最坏情况并确保良品率符合预期。然而,这些仿真需要耗费大量的计算资源和时间,对于芯片上经常使用且具有低故障要求的设计模块来说更是如此,例如标准单元、存储位单元和模拟 IP(ADC、DAC、PLL 和带隙基准等)。

尽管仿真工具和大规模计算资源(如多核和云计算)方面已经非常先进了,执行计算密集型 MC 仿真仍然不切实际,多数情况下根本不可能完成。对于高 sigma MC 分析来说更是如此,这里可能需要超过 10 亿次仿真才能获得高良品率。例如,用 25 亿个样本来确认6σ。

e3df93ea-1a9d-11f0-9310-92fbcf53809c.png

为了在更少的仿真次数和更短的时间内准确估计良品率并判断最坏情况,半导体行业需要使用 EDA 工具。要实现快速、精确的高 sigmaMC 分析,具有一流仿真能力的先进 EDA 解决方案必不可少。

解决方案:

Cadence Spectre FMC Analysis

为了克服上述挑战,Cadence 开发了 Spectre FMC Analysis,将其作为 Spectre Simulation Platform 的一部分,引领行业步入高性能 SPICE 精确电路仿真

e3f2208c-1a9d-11f0-9310-92fbcf53809c.png

它使用人工智能增强技术,以便:

●在不影响统计准确度的情况下,尽早、尽快地估计良品率

●发现统计异常值和最坏情况样本

●与传统 MC 分析相比,在大幅度减少的仿真次数内提取有用的统计信息

Broadcom 为何选择采用

Spectre FMC Analysis?

Broadcom 需要的解决方案必须满足以下要求:能够准确地测量和验证变化模型、具有成本效益并且能无缝整合进现有的 IC 设计流程。此外,还必须具备可扩展性,以满足当下和未来的设计需求。通过与 Cadence 合作,Broadcom 将 Spectre FMC Analysis 用于与时序相关的准确度和分析项目中

该产品为 Broadcom 带来的好处包括:

●在高 sigma 下获得高精度

●应用现有 License Pool 的能力

●命令行界面 (CLI) 友好

●轻松整合进现有的 IC 设计流程 Distributed processing

●分布式处理

●易于扩展

●变化准确度认证

案例研究:

Non-Gaussian 分布

为了研究 Spectre FMC 的准确度和性能,Broadcom 团队提出了一个具有 long tail 的案例,该案例不是严格的 Gaussian 分布。

e4079e30-1a9d-11f0-9310-92fbcf53809c.png

结果表明,Spectre FMC 有能力处理这样充满挑战的分布。通过对比传统 MC 和 Spectre FMC 的性能数据,Broadcom 团队获得了更大的信心。

e41945fe-1a9d-11f0-9310-92fbcf53809c.png

如果不使用 Spectre FMC Analysis,处理每个作业需要 12 小时,总运行时间约为 245 个月的 CPU 时间,需要使用 1000 个 Spectre License。使用 Spectre FMC,每个作业平均需要 0.2 小时左右,需要使用 300 个 Spectre License,总 CPU 时间也缩短为 14 个月。在 Spectre FMC Analysis 的助力下,Broadcom 在一个月左右的时间内完成了该项目,证明该产品能够带来显著的性能提升。

Cadence Spectre FMC 优势

在与 Broadcom 现有 IC 设计流程无缝整合的同时,Spectre FMC 还大大提高了准确度和性能。在适当的许可条件下运行时,Broadcom 每个 CPU 处理每个作业的效率提升 60 倍左右。即便减少 License 的数量,该产品带来的优势仍然十分显著,整体性能大约提高了 18 倍。Broadcom 提到,使用 Spectre FMC 的主要优势在于提升精确度和显著缩短运行时间。确保有足够的 License Pool 至关重要。此外,该产品的命令行简单易用,且具有强大的可扩展性,非常适合用于高效探索整个设计空间。

声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉
  • 集成电路
    +关注

    关注

    5416

    文章

    11896

    浏览量

    366605
  • 半导体
    +关注

    关注

    335

    文章

    28436

    浏览量

    230907
  • Cadence
    +关注

    关注

    65

    文章

    954

    浏览量

    143671
  • 制程工艺
    +关注

    关注

    0

    文章

    46

    浏览量

    9528

原文标题:Broadcom 使用 Spectre FMC(Fast-MC)快速蒙特卡罗 进行时序变化分析

文章出处:【微信号:gh_fca7f1c2678a,微信公众号:Cadence楷登】欢迎添加关注!文章转载请注明出处。

收藏 人收藏

    评论

    相关推荐
    热点推荐

    DDR3内存的PCB仿真与设计

    本文主要使用了Cadence公司的时域分析工具对DDR3设计进行化分析,介绍了影响信号完整性的主要因素对DDR3进行时序
    发表于 07-24 11:11 5707次阅读
    DDR3内存的PCB仿真与设计

    如何利用FPGA进行时序分析设计

    逻辑。而对其进行时序分析时,一般都以时钟为参考的,因此一般主要分析上半部分。在进行时序分析之前,需要了解
    发表于 04-03 11:19

    tcl命令用于时序分析如何检查输入或输出的时间?

    我只有非常有限的知识来使用tcl命令进行时序分析(不用于时序约束,仅用于时序分析)。这些命令如下:check_timingreport_ti
    发表于 03-11 13:41

    如何用Cadence里的spectre仿真谐振回路Q值?

    如何用Cadence里的spectre仿真谐振回路Q值?
    发表于 06-24 06:55

    Cadence高速PCB的时序分析

    Cadence高速PCB的时序分析:列位看观,在上一次的连载中,我们介绍了什么是时序电路,时序分析
    发表于 07-01 17:23 0次下载

    时序计算和Cadence仿真结果的运用

    时序计算和Cadence 仿真结果的运用中兴通讯康讯研究所 EDA 设计部 余昌盛 刘忠亮摘要:本文通过对源同步时序公式的推导,结合对SPECCTRAQuest 时序仿真方法的
    发表于 12-21 09:05 172次下载

    电路变化分析实验课件

    电路变化分析实验
    发表于 01-27 08:47 0次下载
    电路<b class='flag-5'>变化分析</b>实验课件

    Cadence高速PCB的时序分析

    Cadence 高速 PCB 的时序分析 1.引言 时序分析,也许是 SI 分析中难度最大的一部
    发表于 04-05 06:37 0次下载

    Cadence PCB SI分析特性阻抗变化因素教程

    Cadence PCB SI分析特性阻抗变化因素教程 Cadence 的PCB SI工具是一个强大的SI分析软件,下面我们将采用SI这个软
    发表于 03-21 18:37 3645次阅读
    <b class='flag-5'>Cadence</b> PCB SI<b class='flag-5'>分析</b>特性阻抗<b class='flag-5'>变化</b>因素教程

    静态时序分析基础及应用

    _静态时序分析(Static_Timing_Analysis)基础及应用[1]。
    发表于 05-09 10:59 31次下载

    进行时序分析时为什么CPR操作得出的效果却是相反的?

    进行时序分析时片上工艺差别通常会导致严重的“时钟悲观效应”。这种问题可以通过CPR(Clock Pessimism Reduction)操作来恢复.然而经常有用户咨询我们说在他们的设计中CPR操作
    发表于 02-07 18:04 1516次阅读

    Vivado进行时序约束的两种方式

    上面我们讲的都是xdc文件的方式进行时序约束,Vivado中还提供了两种图形界面的方式,帮我们进行时序约束:时序约束编辑器(Edit Timing Constraints )和时序约束
    的头像 发表于 03-08 17:17 2w次阅读
    Vivado<b class='flag-5'>进行时序</b>约束的两种方式

    SK部署Cadence仿真器进行FastSPICE功能验证

    楷登电子(美国 Cadence 公司,NASDAQ:CDNS)今日宣布,SK hynix Inc. 已部署 Cadence® Spectre® FX Simulator 仿真器,用于对其面向 PC 和移动应用的 DDR4 和 D
    的头像 发表于 04-08 14:49 2117次阅读

    DB GlobalChip有效运用CadenceSpectre FX和AMS Designer,将IP验证速度加快2倍

    Cadence Spectre 技术助力 DB GlobalChip 加速模拟和混合信号 IP 开发 中国上海,2023 年 6 月 25 日 —— 楷登电子(美国 Cadence 公司
    的头像 发表于 06-25 12:25 1342次阅读

    使用IBIS模型进行时序分析

    电子发烧友网站提供《使用IBIS模型进行时序分析.pdf》资料免费下载
    发表于 10-21 10:00 1次下载
    使用IBIS模型<b class='flag-5'>进行时序</b><b class='flag-5'>分析</b>