0
  • 聊天消息
  • 系统消息
  • 评论与回复
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
创作中心

完善资料让更多小伙伴认识你,还能领取20积分哦,立即完善>

3天内不再提示

DB GlobalChip有效运用Cadence的Spectre FX和AMS Designer,将IP验证速度加快2倍

Cadence楷登 来源:未知 2023-06-25 12:25 次阅读

Cadence Spectre 技术助力 DB GlobalChip 加速模拟和混合信号 IP 开发

中国上海,2023 年 6 月 25 日 —— 楷登电子(美国 Cadence 公司NASDAQ:CDNS)近日宣布,DB GlobalChip 部署了 Cadence Spectre FX Simulator该工具与 Spectre AMS Designer 集成,用于验证其关键的模拟和混合信号 IP,与现有流程相比,在达到所需精度的同时,可帮助提升 2 倍性能。Cadence 的这款解决方案助力 DB GlobalChip 加速了 IP 开发和验证周期,可以更快将产品推向市场。

在客户规定的时间内满足模拟和混合信号 IP 的严苛设计要求,这是一项日益突出的挑战。DB GlobalChip 不断创新自己的设计方法学,力求在保证精度的同时缩短设计和验证周期。其成功将 Spectre FX Simulator 用于模拟晶体管级设计,同时还运用了全面的混合信号仿真解决方案——Spectre AMS Designer,该工具与 Spectre FX Simulator 集成,用于涵盖数字控制逻辑,以更快的速度转换模拟 / 数字交互影响。

Cadence Spectre 为 DB GlobalChip 设计团队提供了开箱即用的直观使用模式和全方位的方法学支持,其中包括 Cadence Virtuoso ADE Suite,帮助他们获得全面的验证品质和覆盖率,同时大大加快了向客户交付 IP 的速度。

DB GlobalChip 利用了 Spectre FX Simulator 的多核心架构来并行运行仿真,并利用易于使用的预设选项,优化混合信号和晶体管级仿真的精度。这就使得设计和验证团队能够在不牺牲精度的前提下,利用现有的硬件资源来加快仿真周转速度。

“要开发复杂的模拟和混和信号 IP,需要借助高度准确的 FastSPICE 仿真,并与混合信号验证环境紧密集成,”DB GlobalChip 副总裁 Jeongtae Park 说道,“我们的 IP 设计人员利用 Cadence 全面混合信号仿真解决方案提供的使用模式和超高性能,缩短了运行周期,将生产力提升了 2 倍,同时能满足严苛的精度要求。”

Spectre FX SimulatorSpectre AMS Designer 是业界领先的 Spectre Simulation Platform 的一部分,该平台提供唯一包含多个求解器的完整仿真解决方案,使设计人员可以在电路级、模块级和系统级仿真和验证任务之间轻松无缝切换。Spectre Simulation Platform 支持 Cadence 的智能系统设计Intelligent System Design)战略,助力客户实现 SoC 卓越设计。

要获取更多信息,请访问:

www.cadence.com/go/SpectreSimulationPlatform

(您可复制至浏览器或点击阅读原文打开)

关于 Cadence

Cadence 是电子系统设计领域的关键领导者,拥有超过 30 年的计算软件专业积累。基于公司的智能系统设计战略,Cadence 致力于提供软件、硬件和 IP 产品,助力电子设计概念成为现实。Cadence 的客户遍布全球,皆为最具创新能力的企业,他们向超大规模计算、5G 通讯、汽车、移动设备、航空、消费电子工业和医疗等最具活力的应用市场交付从芯片、电路板到完整系统的卓越电子产品。Cadence 已连续九年名列美国财富杂志评选的 100 家最适合工作的公司。如需了解更多信息,请访问公司网站www.cadence.com。

2023 Cadence Design Systems, Inc. 版权所有。在全球范围保留所有权利。Cadence、Cadence 徽标和 www.cadence.com/go/trademarks 中列出的其他 Cadence 标志均为 Cadence Design Systems, Inc. 的商标或注册商标。所有其他标识均为其各自所有者的资产。


声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉
  • Cadence
    +关注

    关注

    62

    文章

    881

    浏览量

    140788

原文标题:DB GlobalChip有效运用Cadence的Spectre FX和AMS Designer,将IP验证速度加快2倍

文章出处:【微信号:gh_fca7f1c2678a,微信公众号:Cadence楷登】欢迎添加关注!文章转载请注明出处。

收藏 人收藏

    评论

    相关推荐

    如何FX3的Tx去加重设置值设置为 “0”?

    ,请告诉我怎么做。 例如,是否可以 Tx 去加重 (dB) 的值设置为 0x00,用于上述社区中描述的 Tx 去加重? Tx 去加重 (dB) = 20 *log10 [(128 − 2
    发表于 02-23 06:05

    WLAN没有有效IP配置怎么办

    WLAN 是无线局域网技术的缩写,已经成为我们日常生活中不可或缺的一部分。然而,在使用 WLAN 的过程中,我们可能会遇到一些问题,其中之一就是 WLAN 的无有效 IP 配置。本文将详细分析这一
    的头像 发表于 02-20 14:17 564次阅读

    豪威集团 天津 招聘模拟电路设计工程师

    相关专业,硕士及以上学历; 具备扎实的器件与电路基础,熟悉半导体器件的物理特性、寄生和版图要求等; 熟练运用Cadence模拟电路设计工具,如Virtuoso、Spectre等; 熟悉BGR、LDO
    发表于 11-30 17:09

    如何加快32的运行速度

    如何会加快32的运行速度
    发表于 11-06 07:58

    Cadence 与 Arm Total Design 合作,加速开发基于 Arm 的定制 SoC

    双方的共同客户可获取 Cadence 的全流程系统级设计验证和实现解决方案以及接口 IP,依托 Neoverse CSS 加速开发基于 Arm 的定制 SoC 中国上海,2023 年 10 月 25
    的头像 发表于 10-25 10:40 221次阅读
    <b class='flag-5'>Cadence</b> 与 Arm Total Design 合作,加速开发基于 Arm 的定制 SoC

    【西安线下】就在明天!系统验证及 IC 验证研讨会专场 — 2023 Cadence 中国技术巡回研讨会

    电子设计自动化领域领先的供应商 Cadence,诚邀您参加“2023 Cadence 中国技术巡回研讨会”。会议将集聚 Cadence 的开发者与资深技术专家,与您分享系统验证及 IC
    的头像 发表于 10-25 10:40 214次阅读
    【西安线下】就在明天!系统<b class='flag-5'>验证</b>及 IC <b class='flag-5'>验证</b>研讨会专场 — 2023 <b class='flag-5'>Cadence</b> 中国技术巡回研讨会

    【成都线下】就在明天!系统验证及 IC 验证研讨会专场 — 2023 Cadence 中国技术巡回研讨会

    电子设计自动化领域领先的供应商 Cadence,诚邀您参加“2023 Cadence 中国技术巡回研讨会”。会议将集聚 Cadence 的开发者与资深技术专家,与您分享系统验证及 IC
    的头像 发表于 10-23 11:55 312次阅读
    【成都线下】就在明天!系统<b class='flag-5'>验证</b>及 IC <b class='flag-5'>验证</b>研讨会专场 — 2023 <b class='flag-5'>Cadence</b> 中国技术巡回研讨会

    开始报名!2023 Cadence 中国技术巡回研讨会 — 系统验证及 IC 验证研讨会专场(北京、成都、西安)

    电子设计自动化领域领先的供应商 Cadence,诚邀您参加 “ 2023 Cadence 中国技术巡回研讨会”。会议将集聚 Cadence 的开发者与资深技术专家,与您分享系统验证
    的头像 发表于 09-21 17:20 353次阅读
    开始报名!2023 <b class='flag-5'>Cadence</b> 中国技术巡回研讨会 — 系统<b class='flag-5'>验证</b>及 IC <b class='flag-5'>验证</b>研讨会专场(北京、成都、西安)

    Cadence 完成收购 Rambus PHY IP 资产

    和存储器接口 PHY IP 业务。 随着人工智能、数据中心和超大规模应用、CPU 架构和网络设备日新月异的发展,此次技术资产收购丰富了 Cadence 现有的 IP 组合,并增强了公司的智能系统
    的头像 发表于 09-12 10:10 338次阅读
    <b class='flag-5'>Cadence</b> 完成收购 Rambus PHY <b class='flag-5'>IP</b> 资产

    Cadence收购Rambus SerDes和存储器接口PHY IP业务

    中国上海,2023 年 7 月 28 日——楷登电子(美国 Cadence 公司,NASDAQ:CDNS)近日宣布,双方已就 Cadence 收购 Rambus SerDes 和存储器接口 PHY
    的头像 发表于 07-28 17:11 1039次阅读

    Cadence将收购Rambus半导体公司PHY IP资产

    Cadence高级首席副总经理兼ip集团总经理博伊德•菲尔普斯所说的话。内存和serdes ip设计及整合ai、数据中心及超大型应用程序,cpu的架构及网络设备的设计继续对必需的因素,是rambus
    的头像 发表于 07-21 11:38 731次阅读

    Cadence 推出 Joules RTL Design Studio,将 RTL 生产力和结果质量提升到新的高度

    内容提要 将 RTL 收敛速度加快 5 倍,结果质量改善 25% RTL 设计师可快速准确地了解物理实现指标,根据提供的指引有效提升 RTL 性能 与 Cadence Cerebrus
    的头像 发表于 07-17 10:10 529次阅读
    <b class='flag-5'>Cadence</b> 推出 Joules RTL Design Studio,将 RTL 生产力和结果质量提升到新的高度

    Cadence 数字、定制/模拟设计流程通过认证,Design IP 现已支持 Intel 16 FinFET 制程

    内容提要 ●  Cadence 流程已通过认证,可立即投入生产,该工艺下 Design IP 产品现已完备,可支持客户进行 Intel 16 工艺下 SOC 设计 ●   客户可以基于已被充分认证
    的头像 发表于 07-14 12:50 409次阅读
    <b class='flag-5'>Cadence</b> 数字、定制/模拟设计流程通过认证,Design <b class='flag-5'>IP</b> 现已支持 Intel 16 FinFET 制程

    Cadence:以 AI 技术驱动数字验证的变革

    2023 年 6 月 2 日—3 日,Cadence 受邀出席了第七届集微半导体峰会。在首日举办的 EDA IP 工业软件峰会中,Cadence 高级 AE 经理王正算作为代表向与会嘉宾介绍
    的头像 发表于 06-07 00:20 512次阅读
    <b class='flag-5'>Cadence</b>:以 AI 技术驱动数字<b class='flag-5'>验证</b>的变革

    Cadence 发布面向 TSMC 3nm 工艺的 112G-ELR SerDes IP 展示

    结合工艺技术的优势与 Cadence 业界领先的数字信号处理(DSP)SerDes 架构,全新的 112G-ELR SerDes IP 可以支持 45dB 插入损耗,拥有卓越的功耗、性能、面积(PPA)指标,
    发表于 05-19 16:25 807次阅读
    <b class='flag-5'>Cadence</b> 发布面向 TSMC 3nm 工艺的 112G-ELR SerDes <b class='flag-5'>IP</b> 展示