0
  • 聊天消息
  • 系统消息
  • 评论与回复
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
会员中心
创作中心

完善资料让更多小伙伴认识你,还能领取20积分哦,立即完善>

3天内不再提示

DB GlobalChip有效运用Cadence的Spectre FX和AMS Designer,将IP验证速度加快2倍

Cadence楷登 来源:未知 2023-06-25 12:25 次阅读
加入交流群
微信小助手二维码

扫码添加小助手

加入工程师交流群

Cadence Spectre 技术助力 DB GlobalChip 加速模拟和混合信号 IP 开发

中国上海,2023 年 6 月 25 日 —— 楷登电子(美国 Cadence 公司,NASDAQ:CDNS)近日宣布,DB GlobalChip 部署了 Cadence Spectre FX Simulator,该工具与 Spectre AMS Designer 集成,用于验证其关键的模拟和混合信号 IP,与现有流程相比,在达到所需精度的同时,可帮助提升 2 倍性能。Cadence 的这款解决方案助力 DB GlobalChip 加速了 IP 开发和验证周期,可以更快将产品推向市场。

在客户规定的时间内满足模拟和混合信号 IP 的严苛设计要求,这是一项日益突出的挑战。DB GlobalChip 不断创新自己的设计方法学,力求在保证精度的同时缩短设计和验证周期。其成功将 Spectre FX Simulator 用于模拟晶体管级设计,同时还运用了全面的混合信号仿真解决方案——Spectre AMS Designer,该工具与 Spectre FX Simulator 集成,用于涵盖数字控制逻辑,以更快的速度转换模拟 / 数字交互影响。

Cadence Spectre 为 DB GlobalChip 设计团队提供了开箱即用的直观使用模式和全方位的方法学支持,其中包括 Cadence Virtuoso ADE Suite,帮助他们获得全面的验证品质和覆盖率,同时大大加快了向客户交付 IP 的速度。

DB GlobalChip 利用了 Spectre FX Simulator 的多核心架构来并行运行仿真,并利用易于使用的预设选项,优化混合信号和晶体管级仿真的精度。这就使得设计和验证团队能够在不牺牲精度的前提下,利用现有的硬件资源来加快仿真周转速度。

“要开发复杂的模拟和混和信号 IP,需要借助高度准确的 FastSPICE 仿真,并与混合信号验证环境紧密集成,”DB GlobalChip 副总裁 Jeongtae Park 说道,“我们的 IP 设计人员利用 Cadence 全面混合信号仿真解决方案提供的使用模式和超高性能,缩短了运行周期,将生产力提升了 2 倍,同时能满足严苛的精度要求。”

Spectre FX SimulatorSpectre AMS Designer 是业界领先的 Spectre Simulation Platform 的一部分,该平台提供唯一包含多个求解器的完整仿真解决方案,使设计人员可以在电路级、模块级和系统级仿真和验证任务之间轻松无缝切换。Spectre Simulation Platform 支持 Cadence 的智能系统设计Intelligent System Design)战略,助力客户实现 SoC 卓越设计。

要获取更多信息,请访问:

www.cadence.com/go/SpectreSimulationPlatform

(您可复制至浏览器或点击阅读原文打开)

关于 Cadence

Cadence 是电子系统设计领域的关键领导者,拥有超过 30 年的计算软件专业积累。基于公司的智能系统设计战略,Cadence 致力于提供软件、硬件和 IP 产品,助力电子设计概念成为现实。Cadence 的客户遍布全球,皆为最具创新能力的企业,他们向超大规模计算、5G 通讯、汽车、移动设备、航空、消费电子、工业和医疗等最具活力的应用市场交付从芯片、电路板到完整系统的卓越电子产品。Cadence 已连续九年名列美国财富杂志评选的 100 家最适合工作的公司。如需了解更多信息,请访问公司网站www.cadence.com。

2023 Cadence Design Systems, Inc. 版权所有。在全球范围保留所有权利。Cadence、Cadence 徽标和 www.cadence.com/go/trademarks 中列出的其他 Cadence 标志均为 Cadence Design Systems, Inc. 的商标或注册商标。所有其他标识均为其各自所有者的资产。


声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉
  • Cadence
    +关注

    关注

    68

    文章

    1031

    浏览量

    147406

原文标题:DB GlobalChip有效运用Cadence的Spectre FX和AMS Designer,将IP验证速度加快2倍

文章出处:【微信号:gh_fca7f1c2678a,微信公众号:Cadence楷登】欢迎添加关注!文章转载请注明出处。

收藏 人收藏
加入交流群
微信小助手二维码

扫码添加小助手

加入工程师交流群

    评论

    相关推荐
    热点推荐

    探索 HMC306AMS10/306AMS10E:0.5 dB LSB GaAs MMIC 5 位数字衰减器

    探索 HMC306AMS10/306AMS10E:0.5 dB LSB GaAs MMIC 5 位数字衰减器 在当今的射频和微波领域,高性能的数字衰减器是不可或缺的关键组件。今天,我们就来深入
    的头像 发表于 05-07 15:15 106次阅读

    Cadence 与 Google 合作,利用 ChipStack AI Super Agent 在 Google Cloud 上扩展 AI 驱动的芯片设计

    ,打造一个代理驱动、可扩展、云原生的新一代芯片设计与验证平台。 Cadence ChipStack AI Super Agent 先进的代理推理能力与 Cadence 的 EDA 解
    的头像 发表于 04-24 13:22 162次阅读

    Cadence陈会馨:PCIe技术演进与AI时代的IP解决方案

    电子发烧友网报道(文/李弯弯)在近日举办的闪存峰会上,Cadence亚太及日本地区IP与生态系统销售群资深总监陈会馨在演讲及接受媒体采访时,直击当下行业技术痛点——随着AI数据爆发式增长,存储带宽
    的头像 发表于 04-03 18:11 1.1w次阅读

    数字炼金术疆鸿智能:EtherCAT转Ethernet/IP福PLC与康耐视“看见”彼此

    数字炼金术疆鸿智能:EtherCAT转Ethernet/IP福PLC与康耐视“看见”彼此 在汽车制造的精密工厂里,车身尺寸检测、涂胶轨迹验证、发动机缺陷检测如同铸造一辆汽车的“灵魂仪式”。然而
    的头像 发表于 03-13 15:03 240次阅读
    数字炼金术疆鸿智能:EtherCAT转Ethernet/<b class='flag-5'>IP</b>让<b class='flag-5'>倍</b>福PLC与康耐视“看见”彼此

    Cadence 推出 ChipStack™ AI Super Agent,开辟芯片设计与验证新纪元

    全球首个 AI 驱动的超级智能体,能够根据规格和高层次描述自主创建并验证设计 楷登电子(美国 Cadence 公司,NASDAQ:CDNS)近日宣布,推出用于前端芯片设计与验证的代理式 AI
    的头像 发表于 03-02 13:40 349次阅读

    通过特定方法验证T2PAK封装散热设计的有效

    尽管这些方案能有效降低PCB热阻,但因需增加额外的制造工序而成本较高。相比之下,顶面散热的T2PAK封装可直接通过器件顶部高效散热,无需额外的高成本制造工艺。这些研究结果进一步验证了T2
    的头像 发表于 02-25 11:09 1695次阅读
    通过特定方法<b class='flag-5'>验证</b>T<b class='flag-5'>2</b>PAK封装散热设计的<b class='flag-5'>有效</b>性

    Cadence推出高可靠性LPDDR5X 9600Mbps内存IP系统解决方案

    Cadence 经过量产验证的 LPDDR5X IP 与微软的先进冗余独立双倍数据速率阵列(RAIDDR)纠错码(ECC)编码方案,实现了兼具高性能、低功耗与稳健可靠性的强强组合。微软已成为首个部署该新款系统解决方案的客户。
    的头像 发表于 01-21 15:00 794次阅读

    Cadence Conformal AI Studio三大核心引擎重塑IC验证

    Cadence 以 Conformal AI Studio 结合强化学习与分布式架构,全面升级 LEC、低功耗验证和 ECO,在 AI 设计时代开创新范式。
    的头像 发表于 01-05 10:12 749次阅读

    今日看点:Cadence宣布收购ChipStack;德州仪器启用马六甲第二组装测试工厂

    ——芯片验证历来是半导体设计中最耗时的步骤之一。整个20人团队加入位于加州圣何塞的Cadence公司。   Cadence表示,此次
    发表于 11-11 10:25 561次阅读

    如何验证硬件冗余设计的有效性?

    硬件冗余设计的核心目标是应对单点故障、保障系统连续运行,其有效验证需围绕 “故障发生时的切换能力、数据完整性、业务连续性” 三大核心指标展开,通过 “静态配置检查 + 动态故障模拟 + 长期稳定性
    的头像 发表于 09-18 16:36 1609次阅读
    如何<b class='flag-5'>验证</b>硬件冗余设计的<b class='flag-5'>有效</b>性?

    1218 MHz、25 dB 增益 CATV 功率放大器 skyworksinc

    电子发烧友网为你提供()1218 MHz、25 dB 增益 CATV 功率放大器相关产品参数、数据手册,更有1218 MHz、25 dB 增益 CATV 功率放大器的引脚图、接线图
    发表于 09-01 18:31
    1218 MHz、25 <b class='flag-5'>dB</b> 增益 CATV <b class='flag-5'>倍</b>功率放大器 skyworksinc

    Cadence推出Cerebrus AI Studio

    为了满足高复杂度半导体芯片设计中面临的时间节点紧迫、设计目标极具挑战性以及设计专家短缺等诸多挑战,Cadence 推出 Cadence Cerebrus AI Studio。这是业界首个支持代理式 AI 的多模块、多用户设计平台,
    的头像 发表于 07-07 16:12 1676次阅读

    Cadence Conformal AI Studio助力前端验证设计

    Cadence 推出最新的前端验证设计方案 Conformal AI Studio,专为解决日益复杂的前端设计挑战而打造,旨在提升设计人员的工作效率,进而优化全流程功耗、效能和面积(PPA)等设计目标。
    的头像 发表于 06-04 11:16 2127次阅读

    Cadence推出HBM4 12.8Gbps IP内存系统解决方案

    近日,Cadence(NASDAQ:CDNS)近日宣布推出业界速度最快的 HBM4 12.8Gbps 内存 IP 解决方案,以满足新一代 AI 训练和 HPC 硬件系统对 SoC 日益增长的内存带宽
    的头像 发表于 05-26 10:45 1784次阅读

    Cadence推出DDR5 12.8Gbps MRDIMM Gen2内存IP系统解决方案

    楷登电子(美国 Cadence 公司,NASDAQ:CDNS)近日宣布率先推出基于台积公司 N3 工艺的 DDR5 12.8Gbps MRDIMM Gen2 内存 IP 解决方案。该新解决方案可满足
    的头像 发表于 05-09 16:37 1307次阅读