0
  • 聊天消息
  • 系统消息
  • 评论与回复
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
会员中心
创作中心

完善资料让更多小伙伴认识你,还能领取20积分哦,立即完善>

3天内不再提示

Vivado进行时序约束的两种方式

汽车玩家 来源:科学计算technomania 作者:猫叔 2020-03-08 17:17 次阅读
加入交流群
微信小助手二维码

扫码添加小助手

加入工程师交流群

时序约束辅助工具

上面我们讲的都是xdc文件的方式进行时序约束,Vivado中还提供了两种图形界面的方式,帮我们进行时序约束:时序约束编辑器(Edit Timing Constraints )和时序约束向导(Constraints Wizard)。两者都可以在综合或实现后的Design中打开。

1. 时序约束编辑器

打开之后就可显示出我们之前做的所有约束,当然,还可以再添加、删除或修改时序约束。

比如我们要新添加一个主时钟,先选中左边的Create Clock,再点击+号添加约束,然后就会看到下面的界面,按下图中步骤操作。

其中,选择时钟按钮会弹出一个新的窗口,如下图所示,我们只需根据时钟名字进行查找并选择即可。

2. 时序约束向导

时序约束向导可以自动识别出未约束的主时钟,我们把wave_gen工程的xdc文件中对clk2的时钟约束注释掉,重新综合并实现后,打开时序约束向导,可以看到clk2被检测出未约束,点击编辑按钮,设置参数后就可完成约束。

时序约束向导会按照主时钟约束、衍生时钟约束、输入延迟约束、输出延迟约束、时序例外约束、异步时钟约束等的顺序引导设计者创建约束。

声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉
  • 时序约束
    +关注

    关注

    1

    文章

    118

    浏览量

    13893
  • Vivado
    +关注

    关注

    19

    文章

    846

    浏览量

    70474
收藏 人收藏
加入交流群
微信小助手二维码

扫码添加小助手

加入工程师交流群

    评论

    相关推荐
    热点推荐

    vivado时序分析相关经验

    vivado综合后时序为例主要是有两种原因导致: 1,太多的逻辑级 2,太高的扇出 分析时序违例的具体位置以及原因可以使用一些tcl命令方便快速得到路径信息
    发表于 10-30 06:58

    E203内核移植到FPGA开发板时出现时序违例的解决方式

    在移植内核时,用VIVADO进行综合实现后会出现时序违例,如图: 虽然可以上板正常进行开发,但是还是想把这些违例解决下^_^ 检查后,发现是 apb_adv_timer 这条路径报的
    发表于 10-27 07:32

    时序约束问题的解决办法

    在使用vivado对 Verilog 代码进行综合后,点击“SYNTHESIS”下的“Report Timing Summary”,可以查看综合后的时序报告,查看 Setup Time 和 Hold
    发表于 10-24 09:55

    E203分享之DDR扩展方案实施流程(下)

    下载程序,需要修改链接文件) 该扩展方案支持程序的下载方式两种: (1)ILM下载方式,程序先下载到ITCM中,溢出的部分则下载到DDR3里头。 在链接文件gcc_hbirdv2_ilm.ld中ITCM
    发表于 10-23 06:16

    两种散热路径的工艺与应用解析

    背景:两种常见的散热设计思路 在大电流或高功率器件应用中,散热和载流能力是PCB设计中必须解决的难题。常见的两种思路分别是: 厚铜板方案:通过整体增加铜箔厚度(如3oz、6oz甚至更高),增强导热
    的头像 发表于 09-15 14:50 464次阅读

    技术资讯 I Allegro 设计中的走线约束设计

    本文要点在进行时序等长布线操作的时候,在布线操作的时候不管你是走蛇形线还是走折线,约束管理器会自动帮你计算长度、标偏差,通过精确控制走线长度,来实现信号的时序匹配。约束设计就是一套精准
    的头像 发表于 09-05 15:19 901次阅读
    技术资讯 I Allegro 设计中的走线<b class='flag-5'>约束</b>设计

    两种驱动方式下永磁直线开关磁链电机的研究

    摘要:永磁开关磁链电机数学模型可以等效为永磁无刷电机,普遍采用方波驱动方式。在有限元基础上分析6/7极直线式磁链电机反电势波形,采用方波和正弦波驱动方式,比较两种方式下的电流、电压、平
    发表于 06-09 16:18

    铷原子钟与CPT原子钟:两种时间标准的区别

    两种原子钟的基本构成。铷原子钟使用铷原子的基态(或超极态)的能级跃迁来进行时间测量。铷原子的个能级之间的能量差非常小,因此可以产生非常精确的时间信号。而CPT
    的头像 发表于 05-22 15:49 500次阅读
    铷原子钟与CPT原子钟:<b class='flag-5'>两种</b>时间标准的区别

    西门子再收购EDA公司 西门子宣布收购Excellicon公司 时序约束工具开发商

    精彩看点 此次收购将帮助系统级芯片 (SoC) 设计人员通过经市场检验的时序约束管理能力来加速设计,并提高功能约束和结构约束的正确性   西门子宣布 收购 Excellicon 公司
    的头像 发表于 05-20 19:04 1275次阅读
    西门子再收购EDA公司  西门子宣布收购Excellicon公司  <b class='flag-5'>时序</b><b class='flag-5'>约束</b>工具开发商

    FPGA时序约束之设置时钟组

    Vivado时序分析工具默认会分析设计中所有时钟相关的时序路径,除非时序约束中设置了时钟组或false路径。使用set_clock_gro
    的头像 发表于 04-23 09:50 967次阅读
    FPGA<b class='flag-5'>时序</b><b class='flag-5'>约束</b>之设置时钟组

    一文详解Vivado时序约束

    Vivado时序约束是保存在xdc文件中,添加或创建设计的工程源文件后,需要创建xdc文件设置时序约束
    的头像 发表于 03-24 09:44 4386次阅读
    一文详解<b class='flag-5'>Vivado</b><b class='flag-5'>时序</b><b class='flag-5'>约束</b>

    使用ADS1258的时候调试了它的两种工作方式,寄存器的值会发生错乱,为什么?

    我在使用ADS1258的时候调试了它的两种工作方式,一是auto channel,一是fix channel;使用第一方式都是正常的,
    发表于 02-10 08:21

    基于ISOS测试标准,两种封装方式对钙钛矿太阳能电池性能影响分析

    ),两种封装材料在ISOS-D1、D3、O3三不同条件下进行测试,COM封装对于实现PSCs长期户外稳定性的重要性,而LAB封装则更适合短期应用。钙钛矿太阳能电池
    的头像 发表于 01-03 09:03 1577次阅读
    基于ISOS测试标准,<b class='flag-5'>两种</b>封装<b class='flag-5'>方式</b>对钙钛矿太阳能电池性能影响分析

    AMC1204有两种封装,SOIC-8和SOIC-16,功能一样吗?为什么要推出两种封装?

    呢?AMC1204,AMC1304这样做有什么好处吗? 2、AMC1204有两种封装,SOIC-8和SOIC-16,功能一样吗?为什么要推出两种封装?
    发表于 12-27 07:22

    solidworks正版软件:永久版权和订阅许可 两种购买方式解析和选择

    SOLIDWORKS软件分从购买方式上划分为永久版权的形式和订阅即年付费两种方式,代理商硕迪科技向您详细解析 SOLIDWORKS 的永久版权和订阅许可的区别,各自的优劣势以及适合的应用场景。以帮助您做出适合的决策。
    的头像 发表于 12-16 16:45 2996次阅读
    solidworks正版软件:永久版权和订阅许可 <b class='flag-5'>两种</b>购买<b class='flag-5'>方式</b>解析和选择