芯和半导体将参加SEMICON异构集成国际会议

* 本活动Banner由主办方SEMI提供

Event

• 时间：3月25日

• 地点：上海浦东嘉里大酒店，浦东厅 1

芯和半导体科技（上海）股份有限公司（以下简称“芯和半导体”）将于3月25日参加在上海浦东举办的SEMICON CHINA展期间的重要会议——异构集成（先进封装）国际会议。作为国内Chiplet先进封装EDA的代表，芯和半导体创始人、总裁代文亮博士将于下午发表题为《多物理场协同仿真加速AI硬件集成系统设计》的主题演讲。

活动简介

自ChatGPT问世，生成式AI 和HPC的应用呈指数式增长，进一步推升了对于巨大算力、高速传输、海量存储，极低能耗的芯片需求，半导体产业突破了晶体管尺寸微缩的单一路径，以异构集成为代表的系统集成得到快速发展。异构集成利用2D, 2.5D, 3DIC封装集成Chiplet，融合Hybrid bonding、TGV、HBM，通过系统协同设计集成多模块和子系统，为塑造AI未来夯实基础。

异构集成和Chiplet的发展现状如何？产业主要挑战和解决方案在哪里？

异构集成国际会议（HIIC 2025）聚焦异构集成关键技术与产业方向，凝聚产业链上下游智慧。在这里，您将聆听行业领袖的深度见解，共同剖析技术难题，探索产业发展新路径，把握AI智能浪潮下的半导体产业发展的新机遇。

主题演讲

《多物理场协同仿真

加速AI硬件集成系统设计》

专题2：AI发展下的产业生态

演讲人

芯和半导体创始人、总裁代文亮博士

时间

3月25日, 1530

演讲摘要

随着AI应用渗透到千行百业，模型的复杂度和参数数量不断增加，导致对算力资源的需求爆发式上升，以便进行高效的训练和推理。传统基于DTCO （器件技术协同优化）构建的大算力芯片系统，需评估验证大规模集群数据中心高功率高负荷运行带来的影响，STCO（系统技术协同优化）的推行正成为行业共识。本次报告将聚焦AI硬件集成系统设计面临的挑战，阐述如何通过多物理场协同仿真EDA平台，全面解决系统级的高速互连信号完整性，电源完整性、电热/流体热、应力可靠性等方面的问题，加速AI硬件集成系统的设计开发。