一文解析半导体芯片的生产制程步骤

CMOS技术已广泛应用于逻辑和存储芯片中，成为集成电路（IC）市场的主流选择。

关于CMOS电路

以下是一个CMOS反相器电路的示例。

从图中我们可以看到，该电路由两个晶体管构成：一个是NMOS晶体管，另一个是PMOS晶体管。

当输入信号为高电平（逻辑1）时，NMOS晶体管导通，而PMOS晶体管则关闭。此时，输出电压被拉到接地电压Vss，因此输出电压Vout为低电平（逻辑0）。

相反，如果输入信号为低电平（逻辑0），NMOS晶体管关闭，PMOS晶体管导通。这样，输出电压被拉到高电压Vdd，所以输出电压Vout为高电平（逻辑1）。

由于CMOS电路能够反转输入信号，因此被称为反相器。这种设计是逻辑电路中的基本构建块之一。

在理想情况下，Vdd和Vss之间几乎没有电流流动，因此CMOS电路的功耗非常低。CMOS反相器的主要能耗来自于高频开关转换时的漏电流。与NMOS相比，CMOS的优势还包括更高的抗干扰能力、更低的芯片温度、更宽的使用温度范围以及更少的定时复杂性。

在20世纪90年代，BiCMOS IC（结合了CMOS和双载流子技术的集成电路）得到了迅速发展。其中，CMOS电路负责逻辑部分，而双载流子晶体管则提高了元器件的输入/输出速度。然而，由于BiCMOS已不再是主流产品，并且在应用电压降至1V以下时失去实用性，因此该工艺在相关书籍中并未得到详细讨论。

CMOS工艺的发展

关于CMOS工艺的发展，我们可以追溯到20世纪80年代。

当时的CMOS工艺中，晶体管之间的隔离采用了硅局部氧化（LOCOS）技术，取代了整面全区覆盖式氧化。

硼磷硅玻璃（BPSG）被用作金属沉积前的电介质层（PMD）或中间隔离层（ILD0），以降低所需的再流动温度。

随着尺寸的不断缩小，大多数图形化刻蚀采用了等离子体刻蚀（干法刻蚀）技术，取代了湿法刻蚀。由于单层金属线已无法满足连接IC芯片上所有元器件的需求，因此必须使用第二金属层。

在20世纪80年代至90年代期间，金属线之间的介质沉积和平坦化成为一大技术挑战，即金属层间电介质层（IMD）的制备。在这一时期，最小的图形尺寸从3μm缩小到了0.8μm。

CMOS的基本工艺步骤包括晶圆预处理、阱区形成、隔离区形成、晶体管制造、导线连接以及钝化作用。

其中，晶圆预处理涉及外延硅沉积、晶圆清洗以及对准记号刻蚀等步骤；阱区形成为NMOS和PMOS晶体管定义了器件区；隔离技术则用于建立电气隔离区以隔绝邻近的晶体管；晶体管制造则涉及了栅极氧化层的生长、多晶硅沉积、光刻技术、多晶硅刻蚀、离子注入以及加热处理等关键步骤；导线连接技术则结合了沉积、光刻和刻蚀技术来定义金属线，以便连接硅表面上的数百万个晶体管；最后，通过钝化电介质的沉积、光刻和刻蚀技术将IC芯片密封起来，只保留键合垫区的开口以供测试和焊接使用。

进入20世纪90年代后，IC芯片的图形尺寸持续缩小至0.18μm以下，同时IC制造业也采用了一系列新技术。

当图形尺寸小于0.35μm时，浅沟槽隔离（STI）技术取代了硅局部氧化技术成为隔离区形成的主流方法。金属硅化物被广泛应用于栅极和局部连线的形成中，而钨则被广泛用作不同金属层间的金属连线（即栓塞）。越来越多的生产线开始使用化学机械研磨（CMP）技术来形成STI、钨栓塞以及平坦化的层间电介质（ILD）。在这一时期，高密度等离子体刻蚀和化学气相沉积（CVD）技术更加受欢迎，铜金属化也开始在生产线上崭露头角。

下图为一个具有四层铜金属互连和一个Al/Cu合金焊盘层的CMOSIC横截面。

21世纪半导体工艺德发展趋势

进入21世纪后，半导体工艺的发展趋势包括：

采用193nm浸入式光刻技术

双重图形技术来提高光学光刻的精度

使用镍硅化物取代钴硅化物作为自对准硅化物材料

采用低K层间介质

采用高K-金属栅来提高器件的性能；

应用应变硅技术

FinFET等新型器件结构

随着技术的不断发展，CMOS集成电路技术已经进入了纳米技术节点，从130nm缩小到了32nm。在这一过程中，193nm波长的光成为了主导的光学光刻波长，而浸入式光刻技术和双重图形技术的结合则进一步推动了IC制造商缩小图形尺寸的能力。同时，高k和金属栅极也开始取代传统的二氧化硅和多晶硅作为栅介质和栅电极材料。此外，诸如应变硅衬底工程等广泛应用的技术也通过提高载流子迁移率来提高器件的性能。

下图显示了一个具有选择性外延SiGe和碳化硅的32nm CMOS截面图，栅具有高k金属，9层铜互连，而且无铅焊球。