0
  • 聊天消息
  • 系统消息
  • 评论与回复
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
会员中心
创作中心

完善资料让更多小伙伴认识你,还能领取20积分哦,立即完善>

3天内不再提示

Chiplet技术有哪些优势

是德科技KEYSIGHT 来源:是德科技KEYSIGHT 2024-11-27 15:53 次阅读
加入交流群
微信小助手二维码

扫码添加小助手

加入工程师交流群

Chiplet技术简介

Chiplet技术,就像用乐高积木拼搭玩具一样,将芯片的不同功能模块,例如CPUGPU、内存等,分别制造成独立的小芯片。然后,通过高速互联技术将它们连接在一起,形成一个完整的芯片。比如说NVIDIA最新发布的DGX B200,就是Chiplet技术下的产物。这也是NVIDIA第一款Chiplet GPU芯片,凭借 NVIDIA Blackwell 架构在计算方面的进步,DGX B200 的训练性能是 DGX H100 的 3 倍,推理性能是 DGX H100 的 15 倍,想了解更多Chiplet架构的小伙伴,可以移步视频号。

Chiplet的技术优势

01提高芯片良率

传统的单芯片设计模式,随着芯片尺寸的不断缩小,迈入3nm、2nm制程后,芯片的良率成为一大挑战。据悉,头部晶圆大厂的3nm良率也仅在50%左右。而Chiplet技术将芯片设计分解成多个更小的模块,每个模块可以单独进行制造和测试,从而可以提高整体芯片的良率。

02降低芯片成本

随着行业转向更小的工艺节点,生产大型芯片的成本持续增加。目前台积电3纳米晶圆每片成本为20,000美元,比5nm(16,000 美元)晶圆成本上涨了25%,而行业预计2nm晶圆成本将比3nm再增加50%。制造大型整体芯片将变得越来越不经济。在摩尔定律基本上不再带来经济效益的情况下,Chiplet被认为是最好的大芯片替代设计方法。Chiplet技术可以采用不同制程工艺、不同代工厂来制造不同的模块,例如可以使用成熟的制程工艺来制造成熟的IP模块,而使用更先进的制程工艺来制造关键的性能模块,这种混合制程工艺可以降低芯片的整体成本。

03提高芯片灵活性

Chiplet技术可以根据不同的需求定制芯片配置,例如可以根据客户的需求选择不同的IP模块或调整模块的数量。由于模块化设计使得各个模块独立,设计者可以针对特定需求对特定模块进行优化和迭代,而不会影响其他模块。这种灵活性使得芯片能够更好地满足不同的市场需求。

Chiplet面临的挑战

1互联技术挑战

Chiplet技术需要使用高速互联技术来将不同的Chiplet连接在一起。目前常用的互联技术包括高速SerDes、PCI Express等,但这些技术的带宽和成本都存在一定的限制。目前可以看到国际大厂在设计Chiplet芯片时,都将互联作为很重要的一环。像AMD的"Infinity Fabric"技术、英特尔嵌入式多芯片互连桥 (EMIB) 等。

2封装技术挑战

Chiplet技术往往需要使用先进的封装技术,如2.5D、3D封装技术将不同的Chiplet封装在一起,与此同时,还要考虑散热和功耗的要求。包括台积电在内的晶圆代工厂正在通过3D封装技术来快速响应Chiplet。

3生态系统挑战

Chiplet技术需要一个完整的生态系统来支持,包括Chiplet设计工具、Chiplet制造工艺、Chiplet测试工具等。目前,Chiplet技术的生态系统还不完善,需要更多的企业和机构加入到Chiplet生态系统的建设中来。

4标准化挑战

Chiplet技术需要统一的标准来规范Chiplet的接口、互联方式等。目前业界Chiplet的互联标准规范有很多,有OIF联盟的XSR,Open联盟的BOW和OHBI,Chips Alliance的AIB,当然,还有目前最热的UCIe。UCIe(Universal chiplet interconnect express)互联标准的诞生,为Chiplet互联的兼容性和互操作性问题带来了很大的帮助,该标准由AMD、Arm、英特尔、高通三星、台积电、日月光、谷歌、Meta和微软等十家行业巨头联合推出。随着UCIe标准的不断完善和推广,Chiplet技术将得到更加广泛的应用,并对芯片产业产生深远的影响,是德科技作为UCIe联盟的一员,也积极的参与到了标准的制定中来。

是德科技在Chiplet方面的储备

Chiplet技术需要对Chiplet之间的互联进行设计和测试。这对于芯片设计人员和测试工程师来说都是一个新的挑战。是德科技作为专业的测试方案提供商,也提供了从仿真到测试的完整方案。

1.仿真平台

ADS2024是业界支持Chiplet D2D的建模仿真工具,ADS2024 Update 1.0版本已经支持UCIe规范,能够仿真测试的指标包括:眼高,眼宽,BER,VTF等。

2.物理层测试平台

在高速接口的物理层测试方面,是德科技也提供了从发送,信道到接收端的测试方案。

3.On-wafer测试

对On-wafer测试,是德科技也与合作伙伴一起推出针对Chiplet晶圆和硅光的On-Wafer测试平台。

Chiplet技术俨然已经成为了一种重要的芯片设计趋势。

想象一下,未来我们可以像搭积木一样,轻松地构建各种功能强大、性能卓越的芯片,满足不同应用的需求。Chiplet不仅是一种制造方式,更是一种思维方式,让我们能够以更加灵活、创新的方式来构建未来的芯片世界。让我们一起期待,Chiplet技术如何继续推动科技的进步,引领我们进入更加美好的未来!

关于是德科技

是德科技(NYSE:KEYS)启迪并赋能创新者,助力他们将改变世界的技术带入生活。作为一家标准普尔 500 指数公司,我们提供先进的设计、仿真和测试解决方案,旨在帮助工程师在整个产品生命周期中更快地完成开发和部署,同时控制好风险。我们的客户遍及全球通信工业自动化、航空航天与国防、汽车、半导体和通用电子等市场。我们与客户携手,加速创新,创造一个安全互联的世界。

声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉
  • 芯片
    +关注

    关注

    463

    文章

    54409

    浏览量

    469121
  • 晶圆
    +关注

    关注

    53

    文章

    5447

    浏览量

    132739
  • gpu
    gpu
    +关注

    关注

    28

    文章

    5268

    浏览量

    136058
  • chiplet
    +关注

    关注

    6

    文章

    499

    浏览量

    13644

原文标题:积木造芯片?Chiplet 技术详解

文章出处:【微信号:是德科技KEYSIGHT,微信公众号:是德科技KEYSIGHT】欢迎添加关注!文章转载请注明出处。

收藏 人收藏
加入交流群
微信小助手二维码

扫码添加小助手

加入工程师交流群

    评论

    相关推荐
    热点推荐

    拥抱Chiplet,大芯片的必经之路

    本文转自:半导体行业观察随着传统芯片架构在功耗、散热和空间方面逼近物理极限,一种新型架构正在兴起,有望为高性能计算(HPC)开辟一条新的发展道路。这种架构被称为Chiplet架构
    的头像 发表于 02-13 14:35 514次阅读
    拥抱<b class='flag-5'>Chiplet</b>,大芯片的必经之路

    Chiplet异构集成的先进互连技术

    半导体产业正面临传统芯片缩放方法遭遇基本限制的关键时刻。随着人工智能和高性能计算应用对计算能力的需求呈指数级增长,业界已转向多Chiplet异构集成作为解决方案。本文探讨支持这一转变的前沿互连技术,内容来自新加坡微电子研究院在2025年HIR年会上发表的研究成果[1]。
    的头像 发表于 02-02 16:00 2787次阅读
    多<b class='flag-5'>Chiplet</b>异构集成的先进互连<b class='flag-5'>技术</b>

    如何突破AI存储墙?深度解析ONFI 6.0高速接口与Chiplet解耦架构

    NV-LPDDR4标准),显著提升闪存控制器与颗粒间的交互效率。• 信号稳健性技术:内置 1-tap DFE(判决反馈均衡) 和 Pi-LLT技术,有效补偿高速信道中的损耗与衰减。• 智能化适配能力:支持 8组
    发表于 01-29 17:32

    西门子EDA如何推动Chiplet技术商业化落地

    全球半导体产业正从旷日持久的竞速赛,转向以创新为核心的全新范式。在这场革命中,Chiplet(小芯片)技术来到了聚光灯下,它主张将复杂系统分解为模块化的小芯片,通过先进封装技术进行异构集成,从而开辟了一条通往更高性能密度的路径。
    的头像 发表于 01-24 10:14 1303次阅读

    跃昉科技受邀出席第四届HiPi Chiplet论坛

    随着摩尔定律放缓与AI算力需求的爆发式增长,传统芯片设计模式正面临研发成本高昂、能耗巨大、迭代周期长的多重压力。在此背景下,Chiplet(芯粒)技术成为推动集成电路产业持续演进的关键路径。2025
    的头像 发表于 12-28 16:36 879次阅读
    跃昉科技受邀出席第四届HiPi <b class='flag-5'>Chiplet</b>论坛

    得一微电子受邀出席第四届HiPi Chiplet论坛

    12月20日,由高性能芯片互联技术联盟(简称HiPi联盟)主办的第四届HiPi Chiplet论坛在北京成功举办。本届论坛以“探索芯前沿,驱动新智能”为核心主题,聚焦算力升级、先进工艺突破、关键技术
    的头像 发表于 12-25 15:42 611次阅读

    蓝牙6.0的Channel Sounding技术哪些优势

    蓝牙 6.0 的 Channel Sounding 技术在测距精度、安全防护、兼容性等多个维度都展现出显著优势,相较传统蓝牙定位技术实现了大幅升级,适配多领域场景需求,具体优势如下:
    的头像 发表于 11-13 17:31 1890次阅读

    解构Chiplet,区分炒作与现实

    ,对于芯片架构的设计需要什么、哪些技术已经成熟可用以及哪些创新即将出现,仍然存在不确定性。在Chiplet开始广泛应用之前,了解该技术及其配套生态系统至关重要。随着
    的头像 发表于 10-23 12:19 525次阅读
    解构<b class='flag-5'>Chiplet</b>,区分炒作与现实

    玻璃中介板技术的结构和性能优势

    半导体行业持续推进性能和集成度的边界,Chiplet技术作为克服传统单片设计局限性的解决方案正在兴起。在各种Chiplet集成方法中,玻璃中介板代表了一个突破性进展,提供了传统硅基或有机基板无法实现
    的头像 发表于 09-22 15:37 1323次阅读
    玻璃中介板<b class='flag-5'>技术</b>的结构和性能<b class='flag-5'>优势</b>

    CMOS 2.0与Chiplet两种创新技术的区别

    摩尔定律正在减速。过去我们靠不断缩小晶体管尺寸提升芯片性能,但如今物理极限越来越近。在这样的背景下,两种创新技术站上舞台:CMOS 2.0 和 Chiplet(芯粒)。它们都在解决 “如何让芯片更强” 的问题,但思路却大相径庭。
    的头像 发表于 09-09 15:42 1190次阅读

    小芯片(Chiplet)技术的商业化:3大支柱协同与数据驱动的全链条解析

    半导体行业正站在一个十字路口。当人工智能迎来爆发式增长、计算需求日趋复杂时,小芯片(Chiplet技术已成为撬动下一代创新的核心驱动力。然而,这项技术能否从小众方案跃升为行业标准,取决于其背后
    的头像 发表于 08-19 13:47 1596次阅读
    小芯片(<b class='flag-5'>Chiplet</b>)<b class='flag-5'>技术</b>的商业化:3大支柱协同与数据驱动的全链条解析

    Chiplet与3D封装技术:后摩尔时代的芯片革命与屹立芯创的良率保障

    在摩尔定律逐渐放缓的背景下,Chiplet(小芯片)技术和3D封装成为半导体行业突破性能与集成度瓶颈的关键路径。然而,随着芯片集成度的提高,气泡缺陷成为影响封装良率的核心挑战之一。
    的头像 发表于 07-29 14:49 1401次阅读
    <b class='flag-5'>Chiplet</b>与3D封装<b class='flag-5'>技术</b>:后摩尔时代的芯片革命与屹立芯创的良率保障

    物联网蓝牙模块哪些优势

    随着物联网技术的不断发展,蓝牙模块作为物联网的重要组成部分,其应用越来越广泛。那么,物联网蓝牙模块哪些优势呢?低功耗:蓝牙模块采用了低功耗技术,使得其在传输数据时能够有效的降低能耗,
    发表于 06-28 21:49

    为什么选择超级电容?优势哪些?

    为什么选择超级电容?优势哪些?为什么选择超级电容,就不得不仔细说说它的优势了。超级电容作为一种新型电化学储能装置,与传统电容和锂电池相比,超级电容的功率密度更高,能量密度更大,使用寿命更长,体积
    的头像 发表于 05-16 08:47 2457次阅读
    为什么选择超级电容?<b class='flag-5'>优势</b><b class='flag-5'>有</b>哪些?

    技术封锁到自主创新:Chiplet封装的破局之路

    从产业格局角度分析Chiplet技术的战略意义,华芯邦如何通过技术积累推动中国从“跟跑”到“领跑”。
    的头像 发表于 05-06 14:42 1070次阅读