0
  • 聊天消息
  • 系统消息
  • 评论与回复
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
会员中心
创作中心

完善资料让更多小伙伴认识你,还能领取20积分哦,立即完善>

3天内不再提示

自学PCB差分走线的阻抗控制技术(下篇)

MCU开发加油站 来源:未知 作者:易水寒 2017-12-22 13:57 次阅读
加入交流群
微信小助手二维码

扫码添加小助手

加入工程师交流群

方法一:真差分测试法如图6所示:阶跃信号A和阶跃信号B是一对方向相反、幅度相等且同时发出的差分阶跃信号。

我们不但在差分TDR设备上看到差分的阶跃信号,而且当我们使用一台实时示波器来观测这对阶跃信号时可以证实这是真正的差分信号。

自学PCB差分走线的阻抗控制技术(下篇)

自学PCB差分走线的阻抗控制技术(下篇)

由于注入DUT(被测设备)中的TDR阶跃脉冲是差分信号,因此TDR设备可以直接测出差分走线的特征阻抗。使用差分阶跃信号进行真差分TDR测试,给使用者带来的最大好处就是可以实现虚拟接地,如图7所示。

由于差分走线和差分信号是平衡的,差分信号的中心电压点和地平面是等电势的,因此在使用差分阶跃信号进行差分TDR测试时,只要保证通道A和通道B共地,是不需要与DUT之间接地的。

方法二:“Super-Position”法(伪差分)如图8所示,阶跃信号A和阶跃信号B不是同时打出的,且方向不是相反的,因此注入到DUT中的阶跃信号完全不是差分信号。

在这种“伪差分TDR”设备自身的屏幕上,往往会经过人为的软件调整,令我们看到的阶跃信号同时发出且方向相反的。

自学PCB差分走线的阻抗控制技术(下篇)

但是如果我们用一台实时示波器来观测这两个阶跃脉冲,我们可以看到如图9所示的波形,我们可以看出两个阶跃脉冲之间的真实时序关系,存在着2us的时间差。也就是说这两个阶跃信号不是差分信号。

这样的TDR阶跃脉冲称为伪差分信号,因为它并没有真正实现一个高速差分信号的传输过程,即幅度相等,方向相反。因此这种方法不能直接测出DUT的差分阻抗,只能使用软件计算的方法对差分阻抗测试进行模拟计算。

在TDR设备上得到经过计算后得到的2个幅度相等,极性相反阶跃脉冲。这种差分TDR测试带来的局限性是:差分信号之间同时的相互作用无法真实地获得;无法实现虚拟接地,在进行差分TDR测试时通道A和通道B的探头都必须有各自独立的接地点。但是在PCB板内部的真实差分走线附近往往找不到接地点,导致无法在PCB板子内部对真实的差分走线进行测量。

为了解决“伪差分”TDR设备难以实现对PCB板内部真实走线进行差分TDR测量的问题,一般的PCB生产商都会在PCB板的周围做上带有接地点的差分走线测试条,称之为“Coupon”,图10就是一个典型的PCB板,上方是测试用的“Coupon”,下方是板子内部的真实走线。为了方便探头连接,测试点的间距一般做的很大,高达100mil(即2.54mm),已经大大超过了差分走线的间距。同时还在测试点的旁边会放置接地点,间距同样是100mil。

五、“Coupon”测试的局限性与差异

从图10我们可以看到测试“coupon”和板内真实走线之间的差别:

1 、虽然走线间距、走线宽度是一致的, 但是“coupon”测试点的间距固定为100mil(即最初的双列直插式IC的引脚间距),而板内真实走线的末端(即芯片的引脚)间距是不同的,随着QFP、PLCC、BGA封装的出现,芯片的引脚间距都远小于双列直插式IC封装(即“coupon”测试点的间距)间距。

2、“coupon”走线是理想的直线,而板内真实走线往往是弯曲的、多样的。PCB设计人员和生产人员很容易将“coupon”的走线理想化,但是PCB板上的真实走线则会因为各种各样的因素导致走线不规则化。

3、“coupon”和板内真实走线在整个PCB板上的位置不同。“coupon”都位于PCB板边沿,在PCB板出厂时往往会被生产商去掉。而板内真实走线的位置则是多样的,有的在靠近板子的边沿,有的位于板子的中央。

由于上述几个差异的存在,导致“coupon”的特征阻抗往往与板内真实走线阻抗存在如下的几个差异:

第一,“coupon”测试点间距“coupon”走线的间距不同,会导致测试点与走线之间带来阻抗不连续。而PCB板内的真实差分走线末端(即芯片的引脚)间距往往是与走线间距相等或者非常相近的。由此会带来阻抗测试结果的不同。

第二,弯曲的走线与理想的走线所反映出来的阻抗变化是不一致的。在走线弯曲转折的地方特征阻抗往往是不连续的,而“coupon”的理想化走线则不能反映由于走线弯曲所带来的阻抗不连续现象。

第三,“coupon”与真实的走线在PCB板上的位置不同。目前的PCB板都采用多层走线的设计,在生产时需要经过压制。当PCB板压制时,板子不同的位置所受到的压力不可能做到一致,这样制成的PCB板在不同的位置上介电常数往往不相同,特征阻抗也当然不同。可见仅仅对PCB板的“coupon”进行TDR测试是不能完全反映PCB板内真实走线的真实特征阻抗的。无论是PCB板的生产商还是高速电路设计者、制造者都希望能对PCB板内的真实高速差分走线直接进行TDR测试,获得最准确的特征阻抗信息。阻碍真实测试的主要原因有以下两个:

难以找到差分TDR探头的接地点,高速PCB设计人员不会在设计高速差分走线时在走线的末端(即芯片引脚)附近放置固定间距的接地点;差分走线的末端(即芯片的引脚)间距是多变的,必需要一个间距可调的差分探头来实现探测

六、真差分TDR测试的优势

我们之前讨论差分TDR测试方法时,我们了解到如果TDR设备发出的阶跃信号是差分信号,就可以实现虚拟接地,即差分TDR探头无需与被测试的PCB板接地。只要测试者手中有一个间距可调的差分TDR探头即可完成测试。

图11是一个带宽高达18GHz的差分TDR探头在进行差分TDR测试时的情况。它的探针间距可以在0.5mm~4.5mm之间连续可调,即使在测试一个比圆珠笔尖还要微小的测试点时仍然可以非常从容地以单手完成操作。

由于探头的带宽高达18GHz,因此可以获得很高的测试分辨率,图12是对一块“coupon”的差分走线进行测试时获得的结果。红色波形是对“coupon”最初的测试结果,随后在走线上贴上了一个很小的胶条(红色圆圈所示部位)然后再进行测试,获得了如白色波形的测试结果。可见由于贴上小胶条所带来的微小阻抗不连续也能够通过高带宽差分TDR探头清晰地反映出来。

真差分的TDR设备配合高带宽差分探头进行PCB差分特征阻抗测试时,无需在PCB板内苦苦的寻找接地点,只要探针调整到合适的间距,即可轻松的对PCB板内的真实差分走线进行探测。

七、 本文小结:

使用一台真差分的TDR设备,利用差分信号可以实现虚拟接地的便利,配合间距可调的差分TDR探头可以轻松实现对PCB板内真实差分走线的特征阻抗测量。令高速PCB设计人员和PCB制造者在进行PCB测试时获得极高的测试效率和准确的测试结果。


声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉
  • pcb
    pcb
    +关注

    关注

    4423

    文章

    24027

    浏览量

    427185

原文标题:PCB差分走线的阻抗控制技术(二)

文章出处:【微信号:mcugeek,微信公众号:MCU开发加油站】欢迎添加关注!文章转载请注明出处。

收藏 人收藏
加入交流群
微信小助手二维码

扫码添加小助手

加入工程师交流群

    评论

    相关推荐
    热点推荐

    千兆以太网PCB层叠设计与阻抗控制实战

    在千兆以太网硬件设计中,PCB的层叠结构和阻抗控制是保证信号完整性的基础。许多工程师依赖PCB厂家默认的层叠,导致
    的头像 发表于 04-30 13:46 215次阅读

    如何评估PCB板的USB、MIPI总线的阻抗

    在现代电子设备中,高速数据传输接口,如USB、MIPI总线已成为关键组件。为确保信号完整性,评估其阻抗至关重要。本文将深入探讨PCB板上USB
    的头像 发表于 04-29 10:56 287次阅读
    如何评估<b class='flag-5'>PCB</b>板的USB、MIPI总线的<b class='flag-5'>差</b>分<b class='flag-5'>阻抗</b>?

    Bamtone班通:PCB特性阻抗测量原理与工艺控制实践

    设计理论值到实际生产实现,阻抗控制贯穿于PCB的整个生命周期。一、PCB特性阻抗的形成机理1.1传输线
    的头像 发表于 03-13 10:12 387次阅读
    Bamtone班通:<b class='flag-5'>PCB</b>特性<b class='flag-5'>阻抗</b>测量原理与工艺<b class='flag-5'>控制</b>实践

    班通科技:PCB阻抗测试国内、国际标准参考

    在高速数字电路和射频应用领域,印刷电路板(PCB)的阻抗控制至关重要。阻抗匹配不良会导致信号反射、波形畸变、时序抖动等一系列信号完整性问题,直接影响电子设备的性能和可靠性。Bamton
    的头像 发表于 02-11 13:46 685次阅读
    班通科技:<b class='flag-5'>PCB</b><b class='flag-5'>阻抗</b>测试国内、国际标准参考

    PCB阻抗测试设备怎么选?

    在高速PCB设计、半导体封装和高频电子制造领域,阻抗控制的精度直接决定了产品性能的可靠性。选择一款专业的阻抗测试仪,既要满足测试需求,又要兼顾效率和成本。作为国内领先的
    的头像 发表于 02-05 09:53 1199次阅读
    <b class='flag-5'>PCB</b><b class='flag-5'>阻抗</b>测试设备怎么选?

    国产PCB阻抗测试分析仪品牌:Bamtone班通

    PCB电子测试测量领域,阻抗测试分析仪是研发、生产和品质控制中不可或缺的关键设备。随着中国科技实力的不断提升,国产高端测试仪器正逐步打破国外品牌的长期垄断。作为国内领先PCB测量仪器
    的头像 发表于 01-24 14:06 1243次阅读
    国产<b class='flag-5'>PCB</b><b class='flag-5'>阻抗</b>测试分析仪品牌:Bamtone班通

    班通科技:PCB线宽线距对阻抗的影响有哪些?

    PCB线宽主要决定阻抗大小,线距主要影响耦合强度和分/共面结构的阻抗;加宽线宽会降低阻抗,增大
    的头像 发表于 01-20 17:53 556次阅读
    班通科技:<b class='flag-5'>PCB</b>线宽<b class='flag-5'>线</b>距对<b class='flag-5'>阻抗</b>的影响有哪些?

    单片机的分信号到底是什么?

    递减的,线间距一般超过4 倍线宽时,它们之间的基本上就不会产生干扰了。此外,通过地平面的隔离也可以起到很好的屏蔽作用,这种结构在高频的(10G 以上)IC 封装 PCB 设计中经常会用采用,被称为 CPW 结构,可以保证严格的阻抗
    发表于 11-12 06:44

    USB 分信号线 PCB 布线指南

    “  本文介绍了在 PCB 上正确布局 USB 分数据线的关键原则和实践。主要目标是实现 USB 规范中规定的 90 欧姆阻抗匹配。且应考虑 ESD 保护及完整的地平面。 ” USB
    的头像 发表于 09-18 12:03 6922次阅读
    USB <b class='flag-5'>差</b>分信号<b class='flag-5'>线</b> <b class='flag-5'>PCB</b> 布线指南

    PCB分线,最重要是整整齐齐

    分走线对称性的影响
    的头像 发表于 09-09 15:30 807次阅读
    <b class='flag-5'>PCB</b><b class='flag-5'>差</b>分线,最重要是整整齐齐

    技术资讯 I 信号完整性与阻抗匹配的关系

    本文要点PCB线和IC走线中的阻抗控制主要着眼于预防反射。防止互连路径上发生反射,可确保功率传输至负载,同时避免其他信号完整性问题。使用集
    的头像 发表于 09-05 15:19 5427次阅读
    <b class='flag-5'>技术</b>资讯 I 信号完整性与<b class='flag-5'>阻抗</b>匹配的关系

    如何用TDR阻抗测量仪快速定位PCB传输线故障?

    TDR阻抗测量仪是一款基于时域反射原理(TDR)设计的高带宽特性阻抗测试分析专用仪器,它非常适用于快速定位PCB传输线故障。以下是使用TDR阻抗
    的头像 发表于 08-20 10:52 1119次阅读
    如何用TDR<b class='flag-5'>阻抗</b>测量仪快速定位<b class='flag-5'>PCB</b>传输<b class='flag-5'>线</b>故障?

    PCB板为了节省AC电容打孔空间,你有没动过这个念头?

    方式节省空间的关键,在于过孔打在电容的管脚焊盘之间,3D建模如下。 为了大家能看的更清楚,隐藏电容后的俯视图如下(下文简称via-in): 对于速率25Gbps,分走线特征阻抗1
    发表于 08-11 16:16

    可靠性技术系列教材之PCB EMC设计技术

    。 一般来说分模式信号携带数据或有用信号信息。共模模式是分模式的负面效果。 二、模电流 大小相等方向相位相反。 由于走线的分布电容、电感信号走
    发表于 07-01 16:12

    别蒙我,PCB板上这几对高速走线怎么看我都觉得一样!

    设计工程师,你们觉得下面两对表层的高速走线,长度完全一样,性能会有区别吗? 没有过孔,就是表层的分走线,乍一看,还真没什么不一样,硬要说有哪里不同的话,那就只有
    发表于 06-09 14:34