0
  • 聊天消息
  • 系统消息
  • 评论与回复
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
会员中心
创作中心

完善资料让更多小伙伴认识你,还能领取20积分哦,立即完善>

3天内不再提示

PCB差分线,最重要是整整齐齐

edadoc 来源:edadoc 作者:edadoc 2025-09-09 15:30 次阅读
加入交流群
微信小助手二维码

扫码添加小助手

加入工程师交流群

高速先生成员--姜杰

其实,这次想聊的是差分信号通道的对称性。

起因是高速先生前不久一篇关于AC电容的文章《为了节省AC电容打孔空间,你有没动过这个念头?》,当时从阻抗连续性的角度进行分析, 对于100欧的差分信号,via-in打孔方式的阻抗比via-out低了不少,阻抗波动较大。

wKgZPGi_13mAfc_eAABsnNaibxU162.jpg

结果,细心的网友又问了:如果信号差分阻抗是控85欧,via-in方式的阻抗岂不更连续?

确实是个好问题,想要解答却不容易,需要再换个角度分析。

在此之前,先要了解差分信号的构成。差分信号通道传输的信号,可以分解为差分信号(Differential)分量和共模信号(Common)分量,差分信号分量携带有用信息,共模信号分量不携带信息。

wKgZO2i_13qAY0oEAACCI4vJO3g407.jpg

理想情况下的共模信号恒定不变,此时不会产生不良影响。实际情况却是,差分信号通道上的任何不对称因素,都会导致共模信号的变化,可以理解为,通道的不对称性,导致一部分本应属于差分信号的能量转化成了共模信号。

至于共模信号分量变化的危害性,如果你知道它的另外一个名字——共模噪声,相信立马就会来了精神,而共模噪声会带来电磁干扰的风险。

简而言之,差分信号通道的不对称,导致部分有用的信号能量变成了噪声。

为了对差分信号的模态转换进行量化分析,必须搬出S参数。

wKgZPGi_13uASTZPAACEn4XQ8Ak936.jpg

其中,SCD表示差分信号输入,共模信号输出,用于衡量差分分量向共模分量的转换。

具体到AC电容的两种打孔方式。当差分走线特征阻抗为100欧时,两种情况的模态转换参数SCD21对比如下:via-in整体高于via-out,说明在关注频段内,via-in方式的差分信号转换为共模噪声的能量更多。

wKgZO2i_13yARrXaAADRHSx0098821.jpg

接下来,大家关心的85欧阻抗SCD21对比图来了:

wKgZPGi_13yAHOkRAADURP-dDgc792.jpg

显而易见,即便差分走线阻抗控85欧,via-in的SCD21仍然整体高于via-out近10dB,和100欧差分阻抗的情况类似。

回到文章开头,为什么说差分通道的对称性很重要?为了避免细心的网友继续追问,高速先生再做个对比,相信大家就明白了。

via-out的对称性只是比via-in更好,但也不是没有改进空间,起码过孔扇出可以避免45°角出线,与信号流向调整至同一直线上,从而使差分信号的N、P实现完全对称(下文简称:via对称):

wKgZO2i_13yAefsHAABZeQ2uUFQ517.jpg

85欧差分阻抗三种情况的SCD21参数对比如下:

wKgZPGi_132Aa-ZYAAD7CS_f0b0740.jpg

和预期的一样,对称性最好的“via对称”,SCD21也最小。

问题来了:差分信号的对称性优化,主要从哪些方面入手?

一博科技成立于2003年3月,深圳创业板上市公司,股票代码: 301366,专注于高速PCB设计、SI/PI仿真分析等技术服务,并为研发样机及批量生产提供高品质、短交期的PCB制板与PCBA生产服务。致力于打造一流的硬件创新平台,加快电子产品的硬件创新进程,提升产品质量。

审核编辑 黄宇

声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉
  • 差分线
    +关注

    关注

    0

    文章

    39

    浏览量

    9217
  • PCB
    PCB
    +关注

    关注

    1

    文章

    2265

    浏览量

    13204
收藏 人收藏
加入交流群
微信小助手二维码

扫码添加小助手

加入工程师交流群

    评论

    相关推荐
    热点推荐

    分线对的PCB设计要点

    分线对的PCB设计要点
    发表于 08-20 14:52

    PADS PCB功能使用技巧系列 —— 如何走分线

    在网上看到的好帖子 分信号在高速电路设计中应用越来越广泛,如USB、HDMI、PCI、DDR*等,承载分信号的分线主要优势有:抗干扰能力强,能有效抑制EMI、时序定位精确等,对于
    发表于 01-12 15:38

    分线阻抗为什么要是85Ω呢?

    分线阻抗为什么要是85Ω呢?
    发表于 01-31 20:25

    【AD 问答8】如何画分线

    ` 本帖最后由 cooldog123pp 于 2019-8-10 22:50 编辑 分线,布线的时候经常会遇到,在AD里面,怎么进入布分线的模式中呢。快捷键组合p+i,或者点击
    发表于 09-26 17:11

    高速PCB设计中的分线

      分线对的工作原理是使接收到的信号等于两个互补并且彼此互为参考的信号之间的差值,因此可以极大地降低信号的电气噪声效应。而单端信号的工作原理是接收信号等于信号与电源或地之间的差值 ,因此信号或电源
    发表于 09-04 16:31

    PADS PCB分线优势

    分信号在高速电路设计中应用越来越广泛,如USB、HDMI、PCI、DDR*等,承载分信号的分线主要优势有:抗干扰能力强,能有效抑制EMI、时序定位精确等,对于
    发表于 05-20 09:32

    传感器的选型技巧分享

    在我刚开始工程师生涯时,某传感器公司的销售工程师来到我们工厂,在会议室的桌子上,放下一个包装良好的样品箱,里面是排列的整整齐齐的传感器,他对我们说: “让我们来测试一下你们的零件”。  
    发表于 08-11 07:56

    分线传输线长度有关的问题

    11.16章中对此有详细的解释。书中给出的指导原则是分线的长度偏差必须在上升沿空间拓展的20%以内,如果上升时间是100ps,那么长度应该控制在100mil以内(以FR4材质的PCB
    发表于 11-04 09:40

    如何解救分线设计错了的高速电路板

    分线就是高速线,也是高速电路中最重要的线之一,需要严格做等长和分阻抗。如果分线这些高速线设计错了,并且已经做出了成品,那基本上是可以宣告
    发表于 02-18 09:48

    分信号PCB布局的3大误区,不看后悔

    【导读】PCB 分走线的设计中最重要的规则就是匹配线长,其它的规则都可以根据设计要求和实际应用进行灵活处理。同时为了弥补阻抗的匹配可以采用接收端
    发表于 12-07 01:10 4242次阅读

    探究亚马逊构建的机器人仓储帝国雏形!

    机器人像巨型甲虫一样来回移动,背上是码得整整齐齐的重达3000磅的货物。
    的头像 发表于 05-17 10:41 2698次阅读

    分线在高速PCB设计中有什么样的应用

    给出了用PCB中的分线来作为耦合带状线或耦合微带线.并采用奇模传输方式传输信号,从而提高系统的抗干扰性和易匹配性能的实现方法。
    发表于 07-19 16:47 0次下载
    <b class='flag-5'>差</b><b class='flag-5'>分线</b>在高速<b class='flag-5'>PCB</b>设计中有什么样的应用

    Altium Designer走分线出现网格是什么原因?

    Altium Designer走分线出现网格是什么原因? 答: 如图1所示,在AD软件中走分线出现网格主要是
    的头像 发表于 12-10 07:45 2771次阅读

    什么是模干扰?如何消除模干扰?

    当设计具有分信号的PCB时,最重要的事情之一是确定应用的目标阻抗并相应地规划分对。此外,阻抗变化保持尽可能低。
    发表于 10-09 09:45 4408次阅读
    什么是<b class='flag-5'>差</b>模干扰?如何消除<b class='flag-5'>差</b>模干扰?

    分线pcb走线原则

    分线pcb走线原则  分线PCB设计中非常重要
    的头像 发表于 12-07 18:09 7504次阅读