在尝试将锁相环(PLL)锁定时,你是否碰到过麻烦?草率的判断会延长调试过程,调试过程变得更加单调乏味。根据以下验证通行与建立锁定的程序,调试过程可以变得非常简单。第1步:验证通信第一步是验证PLL响应编程的能力。如果PLL没有锁定,无法读回,则尝试发送需要最小量硬件命令工作的软件命令。一种方法是通过软件(而非引脚)调节PLL的通电断电寻找引脚的可预测电流变化或偏置电压电平变化。许多PLL在其输入(OSCin)引脚的电平在通电时为Vcc/2,在断电时为0V。如果PLL集成了压控振荡器(VCO),则查看低压差(LDO)输出引脚电压是否对通电和断电命令做出反应。还可能可以切换输入/输出 (I/O)引脚,比如许多LMX系列PLL的MUXout引脚。如果采用上述方法能够验证通信,就可以继续尝试进行锁定。如果无法验证通信,则查找常见的原因,例如以下原因:
-
编程串行
-
锁存使能(也称为芯片选择条(CSB))过高
-
对软件输入的低通滤波过多
-
与串行外围设备接口总线(SPI)存在时序问题
-
电源引脚焊接有误
第2步:建立锁定验证通信后,下一步就是尝试对PLL进行锁定。下面是PLL无法锁定的一些更常见的原因:
如果配置有误,锁定检测引脚会在实际已经锁定的情况下显示出PLL未锁定。可以通过查看频谱分析仪输出或VCO调谐电压验证这一情况。
向PLL发送错误的信息会很容易导致无法锁定。一些常见的编程错误包括:VCO编程频率超出范围、VCO校准设置不正确或寄存器时序有误。
对于集成VCO的PLL而言,频率范围通常分成几个不同的频段。错误的编程会导致VCO锁定错误的频段。对特定寄存器的编程通常会启动VCO校准;因此必须确定在编程此寄存器时,其他软件和硬件(尤其是基准输入)状态正确,以确保校准正常工作。
如果VCO输入或基准输入因电源水平较低、压摆率较低、匹配较差或谐波较高而存在问题,会导致PLL打开锁定。大多数PLL有方法输出内部频率计数器的实际频率输出,将其发送到引脚。
可以通过查看调谐电压或切换鉴相器两极,根据频率变化确定连接或短路。
如果降低电荷泵电流导致PLL锁定通常是不稳定的表现,但是仅凭这项技术不起作用不能排除不稳定这一因素。导致环路滤波器不稳定的产检原因有忽略考虑VCO输入电容;使用过度限制环路带宽的集成滤波器;或者使用与PLL初始设计不同的PLL设置(电荷泵增益、VCO频率或鉴相器频率)。
遵循系统的方法,不作出草率的假设能够使PLL锁定调试程序变得简单许多。下图为指导此程序的流程图。
图:PLL调试流程图
声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。
举报投诉
原文标题:锁相环无法锁定,应该这样处理…
文章出处:【微信号:eet-china,微信公众号:电子工程专辑】欢迎添加关注!文章转载请注明出处。
相关推荐
基本锁相环通常由锁相检测器(Phase Detector)、低通滤波器(Loop Filter)和令牌圈振荡器(VCO)组成。它是最简单的锁相环形式,用于频率和相位同步。
发表于 01-31 16:00
•418次阅读
锁相环锁定后一定不存在频差吗? 锁相环是一种常用的控制系统,用于将输入信号与参考信号之间的相位误差维持在一个可接受的范围内。它通过调节输出信号的相位和频率来实现这个目标。然而,锁相环
发表于 01-31 15:25
•235次阅读
环路的跟踪状态是指锁相环锁定后的状态,即环路中的压控振荡器(VCO)的输出信号的相位能够自动跟踪输入信号的相位,从而保持恒定的稳态相位差。
发表于 01-30 14:18
•281次阅读
本人在使用ADF4372芯片时,运用RF16输出口,锁相环正常锁定,但是输出幅度只有-28dbm,这是为什么,请求解答谢谢。没有在VDDX1加7.4nH电感。
发表于 01-03 07:39
9680测试评估中遇到问题:
按照数据手册中的配置步骤,关断链路,通过0x570和0X56E寄存器快速配置JESD204B,链路上电后,电路锁相环无法锁定,204B无法正常输出数据。
发表于 12-05 08:04
外部参考时钟为90MHz,需要的到一个110MHz的中频信号,因此使用AD9779内部锁相环,进行8倍插值处理。reg01配置为11001000,reg8配置为01111100,reg9配置为
发表于 12-04 08:29
您好工程师:
当我使用AD9122时,内部锁相环无法完成锁定,参考时钟来自AD9518产生的500MHz时钟,频率倍增产生1GHZ DACCLK
配置如下
0B 20
0C E1
0DD4
0A 电容
0A A0
最后读到0E的7位不能是1,不能完成
发表于 12-01 07:29
校准。
读取0x01F的值为0x4E,锁相环未锁定,请指教!
寄存器设置如下
ad9518_wdata( 0x00, 0x00, 0x00, 0x18);
AD9518_WDATATA( 0x00
发表于 11-30 06:40
锁相环锁定时间取决于哪些因素?如何加速锁定? 锁相环(PLL)是一种常见的电路,用于稳定频率。PLL中的关键是相锁。相锁发挥着将输入频率与参考频率调整到相等的重要作用。在
发表于 10-30 10:51
•1129次阅读
当锁相环无法锁定时,该怎么处理的呢?如何解决锁相环无法锁定? 锁相环作为一种常见的电路设计,具有广泛的应用领域。然而,在一些情况下,由于种种
发表于 10-30 10:16
•1132次阅读
锁相环(PLL)基本原理 当锁相环无法锁定时该怎么处理的呢? 锁相环(Phase Locked Loop, PLL)是一种电路系统,它可以将输入信号的相位
发表于 10-23 10:10
•1691次阅读
软件锁相环在频率突变时锁不住 锁相环无法锁定怎么办? 锁相环(PLL)是一种用于在电路中生成稳定频率的技术。它是在1960年代开发的,并被广泛应用于通信、雷达、卫星技术等领域中。
发表于 10-13 17:39
•876次阅读
我有一个锁相环电路的pcb板和proteus仿真电路。
发表于 10-04 07:58
锁相环倍频器锁在基频怎么办? 锁相环倍频器是一种基于相位锁定原理的电子设备,它能够将输入信号的频率倍增。然而,有时候锁相环倍频器会锁在基频上,导致无法达到所要求的倍频效果。这时候,我
发表于 09-02 15:12
•406次阅读
锁相环接收一个它所锁定的信号,然后可以从其内部的VCO输出这个信号。乍一看,这可能不是特别有用,但是在你完全明白它,就有可能开发出大量的锁相环应用。
发表于 07-17 09:09
•842次阅读
评论