0
  • 聊天消息
  • 系统消息
  • 评论与回复
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
会员中心
创作中心

完善资料让更多小伙伴认识你,还能领取20积分哦,立即完善>

3天内不再提示

台积电N3P工艺新品投产,性能提质、成本减负

微云疏影 来源:综合整理 作者:综合整理 2024-05-17 09:17 次阅读
加入交流群
微信小助手二维码

扫码添加小助手

加入工程师交流群

台积电已于2023年第四季度成功实现了第二代3纳米工艺技术的量产,并朝着开发性能增幅更高的N3P芯片前进。在欧洲技术研讨会上,该公司宣布已做好准备在2024年下半年推出这一节点的改良版本N3P。

N3E工艺的批量生产预期如期进行,其缺陷密度与2020年量产的N5工艺相当。台积电对N3E的良率评价颇高,目前仅有的采用N3E的处理器——苹果M4,其晶体管数量及运行时钟速度均较基于N3工艺的M3有所提升。

台积电的一位高层在活动中指出:“N3E按计划于去年第四季度启动量产。我们已经见证了客户产品的优秀产出表现,因此他们确实按照预定计划顺利进入市场。”

N3E工艺的核心在于其相较于台积电首款N3工艺(即N3B)的简化。通过移除部分需EUV光刻的层以及完全避免使用EUV双图案化,N3E降低了制造成本,扩大了工艺窗口并提高了产量。然而,这些改变可能导致晶体管密度和功率效率下降,但可通过设计优化予以缓解。

展望未来,N3P工艺具备N3E的光学缩放功能,且展现出良好的发展势头。该工艺已获得所需的资格认证,良率性能接近N3E。台积电技术组合的下一步演进,旨在以相同的时钟频率提升性能达4%或降低功耗约9%,同时还能将混合设计配置芯片的晶体管密度提高4%。

N3P保持了与N3E的IP模块、设计工具和方法的兼容性,使得开发者更愿意选用。这种延续性保证了绝大多数新芯片设计(流片)有望从N3E顺利过渡至N3P,充分利用后者所带来的性能和成本效益。

N3P的最终生产准备预计在今年下半年展开,届时将步入HVM(大批量制造)阶段。台积电预测,芯片设计厂商将迅速采纳此项技术。凭借其优异的性能和成本优势,N3P有望赢得众多台积电客户的喜爱,包括苹果和AMD

尽管基于N3P的芯片正式上市日期尚未明确,但预计苹果等大厂将在2025年的处理器系列中运用该技术,涵盖智能手机、个人电脑和平板电脑的SoC。

“我们已成功交付N3P技术,”台积电高层表示。 “该技术已通过认证,良率表现接近N3E。(工艺技术)已收到产品客户流片,并将于今年下半年开始生产。由于N3P的(PPA优势),我们预计N3 上的大部分流片都将转向N3P。”

声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉
  • 处理器
    +关注

    关注

    68

    文章

    20154

    浏览量

    247483
  • 台积电
    +关注

    关注

    44

    文章

    5788

    浏览量

    174852
  • 晶体管
    +关注

    关注

    78

    文章

    10282

    浏览量

    146383
收藏 人收藏
加入交流群
微信小助手二维码

扫码添加小助手

加入工程师交流群

    评论

    相关推荐
    热点推荐

    新思科技旗下Ansys仿真和分析解决方案产品组合已通过公司认证

    新思科技近日宣布,其旗下的Ansys仿真和分析解决方案产品组合已通过公司认证,支持对面向公司最先进制造工艺(包括
    的头像 发表于 10-21 10:11 352次阅读

    Cadence基于N4工艺交付16GT/s UCIe Gen1 IP

    我们很高兴展示基于成熟 N4 工艺打造的 Gen1 UCIe IP 的 16GT/s 眼图。该 IP 一次流片成功且眼图清晰开阔,为寻
    的头像 发表于 08-25 16:48 1664次阅读
    Cadence基于<b class='flag-5'>台</b><b class='flag-5'>积</b><b class='flag-5'>电</b><b class='flag-5'>N</b>4<b class='flag-5'>工艺</b>交付16GT/s UCIe Gen1 IP

    力旺NeoFuse于N3P制程完成可靠度验证

    力旺电子宣布,其一次性可编程内存(One-Time Programmable, OTP)NeoFuse已于N3P制程完成可靠度验证。N3P
    的头像 发表于 07-01 11:38 805次阅读

    Cadence携手公司,推出经过其A16和N2P工艺技术认证的设计解决方案,推动 AI 和 3D-IC芯片设计发展

    :CDNS)近日宣布进一步深化与公司的长期合作,利用经过认证的设计流程、经过硅验证的 IP 和持续的技术协作,加速 3D-IC 和先进节点技术的芯片开发进程。作为
    的头像 发表于 05-23 16:40 1670次阅读

    西门子与合作推动半导体设计与集成创新 包括N3P N3C A14技术

    西门子和在现有 N3P 设计解决方案的基础上,进一步推进针对台
    发表于 05-07 11:37 1299次阅读

    AMD实现首个基于N2制程的硅片里程碑

    基于先进2nm(N2)制程技术的高性能计算产品。这彰显了AMD与
    的头像 发表于 05-06 14:46 592次阅读
    AMD实现首个基于<b class='flag-5'>台</b><b class='flag-5'>积</b><b class='flag-5'>电</b><b class='flag-5'>N</b>2制程的硅片里程碑

    英特尔18A与N2工艺各有千秋

    TechInsights分析,N2工艺在晶体管密度方面表现突出,其高密度(HD)标准单元的晶体管密度高达313MTr/mm²,远超英特
    的头像 发表于 02-17 13:52 1004次阅读

    苹果M5芯片量产,采用N3P制程工艺

    工艺——N3P。与前代工艺相比,N3P性能上实现了约5%的提升,同时在功耗方面降低了5%至10%。这一显著的进步意味着,搭载M5芯片的设备
    的头像 发表于 02-06 14:17 1261次阅读

    联发科调整天玑9500芯片制造工艺

    性能和能效上取得显著提升。然而,面对台2nm工艺高昂的制造成本,以及苹果即将在M5系列芯片中引入该
    的头像 发表于 01-06 13:48 1068次阅读

    消息称3nm、5nm和CoWoS工艺涨价,即日起效!

    )计划从2025年1月起对3nm、5nm先进制程和CoWoS封装工艺进行价格调整。 先进制程2025年喊涨,最高涨幅20% 其中,对3nm、5nm等先进制程技术订单涨价,涨幅在3%到8
    的头像 发表于 01-03 10:35 1036次阅读

    2025年起调整工艺定价策略

    近日,据台湾媒体报道,随着AI领域对先进制程与封装产能的需求日益旺盛,计划从2025年1月起,针对其3nm、5nm以及先进的CoWoS封装工艺
    的头像 发表于 12-31 14:40 1318次阅读

    高通明年骁龙8 Elite 2芯片全数交由代工

    芯片代工伙伴。上一次高通选择三星代工,还要追溯到2021年的骁龙8第一代芯片,当时采用的是三星的4纳米制程。 据悉,将为高通生产骁龙8 Elite 2芯片,采用的是升级到第三代的3
    的头像 发表于 12-30 11:31 1670次阅读

    2nm工艺将量产,苹果iPhone成首批受益者

    。然而,最新的供应链消息却透露了一个不同的方向。据悉,A19系列芯片将采用的第三代3nm工艺(N3
    的头像 发表于 12-26 11:22 1031次阅读

    2纳米制程技术细节公布:性能功耗双提升

    在近日于旧金山举行的IEEE国际电子器件会议(IEDM)上,全球领先的晶圆代工企业揭晓了其备受期待的2纳米(N2)制程技术的详细规格。 据
    的头像 发表于 12-19 10:28 1207次阅读

    分享 2nm 工艺深入细节:功耗降低 35% 或性能提升15%!

    来源:IEEE 在本月早些时候于IEEE国际电子器件会议(IEDM)上公布了其N2(2nm级)制程的更多细节。该新一代工艺节点承诺实现
    的头像 发表于 12-16 09:57 1877次阅读
    <b class='flag-5'>台</b><b class='flag-5'>积</b><b class='flag-5'>电</b>分享 2nm <b class='flag-5'>工艺</b>深入细节:功耗降低 35% 或<b class='flag-5'>性能</b>提升15%!