台积电升级4nm N4C工艺，优化能效与降低成本

4 月 26 日消息，台湾半导体龙头企业台积电推出最新 4nm 级别的生产工艺 N4C，旨在降低成本，提高设计能效，以此增强现有的 5nm 级别的生产工艺。

在近日举办的 2024 年北美技术研讨会上，业务发展副总裁张凯文发表讲话称：“尽管我们的 5nm 和 4nm 工艺尚未完全成熟，但从 N5 到 N4 的光学微缩密度已提升 4%，且晶体管性能仍将持续加强。”

此外，他还宣布台积电将为 4nm 技术引入 N4C 工艺，使客户能够简化掩模，改良标准单元和 SRAM 等基础 IP 设计，从而进一步降低整体产品级拥有成本。

N4C 工艺是在 N4P 工艺技术的基础上进行升级，通过重新设计标准单元和 SRAM 单元、调整设计规则及减少掩模层数，与 N4P 相比，成本最高可降低 8.5%。