据4月26日网友Izzukias分享的一份114页AMD官方文件确认,将于明年发布的Zen 5 APU具有强大性能,Strix Halo APU将运用多芯粒(Chiplet)设计,其内嵌的40个CU(即20xWGP)超越了现今主流独立显卡。
文件进一步夯实之前的曝料,AMD Zen 5 APU将包含常规版Strix Point和增强型“大杯”Strix Halo两款产品。
Strix Point
常规版Strix Point将保持单芯片设计,但核心数量从8核16线程的Zen 4提升至12核24线程的Zen 5,核显部分由12个RDNA 3.1 CU增至16个RDNA 3.5 CU,NPU运算能力提高至50 TOPS,功耗范围在45W~65W之间。
“大杯”Strix Halo
Strix Halo APU则更加强劲,采用多芯粒设计,搭载两个8核心Zen 5芯片,共计16核32线程,同时配备40个RDNA 3.5 CU核显,相较之下,AMD RX 7600 XT独显仅有32个CU。
厂家表示,Strix Halo的GPU性能堪比RTX 4060 Laptop,NPU运算能力最高可达60 TOPS。Strix Halo APU的官方TDP设定为70W,但厂家可根据设备散热设计进行调整,最大可达130W以上。
-
芯片
+关注
关注
462文章
53534浏览量
459082 -
amd
+关注
关注
25文章
5647浏览量
139019 -
线程
+关注
关注
0文章
508浏览量
20758
发布评论请先 登录
UCIe协议代际跃迁驱动开放芯粒生态构建
面向芯粒设计的最佳实践
借助Arm芯粒技术构建计算未来
芯粒技术的专利保护挑战与应对策略
【「AI芯片:科技探索与AGI愿景」阅读体验】+半导体芯片产业的前沿技术
微电子所在芯粒集成电迁移EDA工具研究方向取得重要进展
从Ascend 910D看芯粒创新,半导体行业将迎重大变局
江波龙企业级DDR5 RDIMM率先完成AMD Threadripper PRO 9000WX系列兼容性认证
TI芯品CC2745P10-Q1具有1MB闪存、HSM、APU、CAN-FD 和 +20dBm 的汽车级SimpleLink™ 低功耗 Bluetooth6.0无线MCU
多芯粒2.5D/3D集成技术研究现状

AMD明年Zen5 APU性能确切,Strix Halo APU将应用多芯粒
评论