0
  • 聊天消息
  • 系统消息
  • 评论与回复
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
会员中心
创作中心

完善资料让更多小伙伴认识你,还能领取20积分哦,立即完善>

3天内不再提示

电路设计中如何减少ESD?

庄媛媛 来源:jf_41481811 作者:jf_41481811 2024-03-23 16:49 次阅读
加入交流群
微信小助手二维码

扫码添加小助手

加入工程师交流群

今天给大家分享的是:在电路设计PCB设计如何防止ESD损坏设备。

在电子行业中,保护设备免受ESD损坏是必须要注意的。静电放电(ESD)是一种非常高的电压尖峰,很容易损坏集成电路和低功率半导体等小信号元件。

常见的ESD是由人体接触电子设备引起的,电荷在人体内累积,然后当身体接触到设备时,电荷就会放电,并伴随着非常高的电压尖峰。

下面介绍在PCB设计中如何减少ESD损害:

一、使用钳位二极管

钳位二极管最常用于集成电路中,以保护器件免受ESD的损坏。微控制器数字信号控制器处理器都具有内部的ESD钳位二极管。但是在低成本控制器内部有时候会没有钳位二极管,这个时候就需要靠近在外部添加一个钳位二极管。下图是IC固有的ESD钳位二极管。

wKgZomX-l2uAMCG2AAAt5NKl5L483.webp


IC固有的ESD钳位二极管

正常工作时,假设引脚1的电压预计在0-3.3V之间,D1和D2不会干扰。假设高电平为3.3V,则D1反偏不导通,另一方面D2也是不导通的,因为阴极连接到VCC,引脚的高电平等于VCC。当引脚1中的电压为0时,D2反向偏置,D1无偏置。

当存在由ESD引起的高压尖峰时,二极管会导通。例如:尖峰非常高,D2将正向偏置,尖峰将转移到VCC,从而保护IC的内部组件。当存在非常高的负尖峰时,D1将传导并将尖峰转移到地面。

这里必须要了解清楚你使用的IC是否具有保护。如果没有的话,就在外部添加钳位二极管。如下图所示:

wKgaomX-l2uAVhXiAAAogNueVE809.webp


在外部添加钳位二极管

如果打算在IC的所有引脚中都添加钳位二极管的话,那是肯定不行,而且成本也会很高。通常来说,在产品制造并放入外壳后,IC将不能再用,钳位二极管需要实现的特性引脚比较少。当然钳位二极管你可以用硅二极管或者肖特基二极管。

下面是通常需要钳位二极管保护的最常见的引脚:

1、编程引脚

通常来说,编程引脚是供工程师使用的。有些产品需要在现场重新编程,编程引脚上发生ESD的可能性比较高。

在编程引脚上添加钳位二极管的另一个原因是因为合规性,如果你是要销售自己的产品,那就必须要遵守ESD标准。在ESD测试中,裸露的引脚是特意注入电压尖峰,产品不能够损坏。

2、重置引脚

一般来说,不会希望产品在没有什么理由的情况下重置或者重启,这个时候复位引脚可从外部访问,当ESD发生时,设备可能会重启启动或者永久损坏。在浪涌等其他合规性测试期间,复位引脚可能会受到干扰,设备将重新启动,这样的情况不希望发生的。(虽然这不是ESD情况,但是由于浪涌电压尖峰的电平非常高,也相当于模拟了ESD)

3、用于检测线路电压或者更高直流电压的IC引脚

这些引脚实际上,从外部是没有办法访问的,ESD在这些引脚上的可能性很小,然后再浪涌测试或者实际浪涌期间,这些引脚可能会遇到更高的尖峰电压,而这些尖峰本质上就像ESD。根据经验松开尖峰,就会容易损坏ESD。

二、使用瞬态电压抑制器

瞬态电压抑制器是快速作用的钳位二极管,不是普通的PN二极管,例如上面的钳位二极管。

TVS在作用和功能方面和钳位二极管差不多。一旦达到其击穿电压,器件就会钳位,否则为开路。

下图显示了常见的TVS符号,图A、B为双向TVS,C为单向TVS。双向TVS可以阻止ESD正向或负向尖峰。另一方面,单向的只能抑制一个定向尖峰。

wKgZomX-l2uAdxttAAAc4NDhc8052.webp


常见的TVS符号

下面3个图是使用TVS保护特定引脚免受ESD影响的示例连接。

1、安装在IC引脚的单向TVS

在电路正常工作时,TVS不导通。但存在正尖峰时,设备将钳位,当存在负尖峰时,设备将正向偏置并将尖峰转移到地面。

wKgaomX-l2yALNOXAAAc2tWXRVY04.webp


安装在IC引脚的单向TVS

2、双向TVS

在正常工作下,TVS不会产生干扰。在正电压尖峰或负电压尖峰期间,TVS将钳位并保护IC。

wKgZomX-l2yAf0sBAAAeTAGRi5467.webp


双向TVS

3、双向 TVS

在正常工作下,TVS 不会产生干扰。在正电压尖峰或负电压尖峰期间,TVS将钳位并保护 IC。

wKgaomX-l22AdtXEAAAdln3L0x805.webp


双向 TVS


三、使用齐纳二极管

使用齐纳二极管作为ESD保护与单向TVS原理相同,齐纳二极管的缺点是不如TVS快,并且考虑到TVS相同的尺寸,只能处理较小的能量,需要更大的齐纳二极管来承受能量,但是会占用PCB的空间,成本也会更高。

四、使用高频电容

汽车电路设计中,假定人体具有300PF的等效电容。该电容可以存储高达8KV的电位,当人接触任何东西时,体内的电荷就会放电。如果是小型电子设备,就会损坏。

下面的设置显示了安装在IC引脚中的电容如何受到ESD保护,当人体接触到该引脚时,人体的电容与电容ESD形成并联。正因为如此,人体内的8KV电位才会被抑制。

在电荷守恒中,最终电荷等于初始电荷,所以将人体视为初始电荷

wKgZomX-l22AdyYAAAAL0vtS_bs11.webp



当人体接触带有ESD的引脚时,发生充电。然后:

wKgaomX-l26ALCZOAAAJkPRdPm093.webp



根据电荷守恒:Qinitial=Qfinal。Cfinal是CESD和人体电容的并联组合。Ufinal 是电容器将承受的实际电压。然后:

wKgZomX-l26AOrbGAAA7Xv72FnQ84.webp



如上所述,VHumanBody为 8kV,CHumanBody为 330pF。假设我们将选择 33nF CESD,那么最终电压将为:

wKgaomX-l2-Aa7imAAAn8MBAsgk82.webp



因此,在引脚上安装33nfESD保护电容后,引脚所承受的电压仅为79.2V,而不是8KV,而电容的额定电压必须高于此值,如果要进一步降低电压水平,只需要增加ESD电容即可。但是进一步增加电容也会增加PCB的尺寸。

以上就是4种防止ESD损坏设备的方法。你可以让任意选择,这4种方法在应用程序中有优点也有缺点,可以在实际测试中验证是否真的有效。

PCB设计可以减少不必要的故障排除和返工成本,下面是在PCB设计中如何防止ESD的措施。

五、减少电路回路面积

电流被感应到闭合且具有变化的磁通量的电路回路中,电流的幅值与回路的面积成正比。也就是说,回路的面积必须减少,因为回路越大,磁通量越大。

wKgaomX-l3SATrBHAAA48JZPDpc11.webp


减少电路回路面积

电流被感应到闭合且具有变化的磁通量的电路回路中,电流的幅值应与回路的面积成正比,也就是说,回路的面积必须减少,因为回路越大,磁通量越大,在电路中感应出的电流越强。

最常见的回路上图所示,由电源和地之间的环路面积,还降低了ESD脉冲产生的高频EMI电磁场。如果不能使用多层电路板,则电源和地线必须如下图所示连接到一个网格上。

wKgaomX-l3yAZUumAAAt3mK12qs07.webp


电源和地线连接到一个网格

并网连接可以起到电源和地层的作用,各层印刷线路均与过孔相连,过孔之间的连接间距在每个方向上应在6cm以内。另外在布线时,电源和接地印制线尽量靠近也可以减少环路面积,如下所示:

wKgZomX-l3yAALJJAAAjPGIS7cY40.webp


电源和接地印制线尽量靠近也可以减少环路面积

减少环路面积和感应电流的另与一种方法是减少互连设备之间的平行路径,如下所示:

wKgaomX-l3yAVGQFAAAnwAPGC1899.webp


减少互连设备之间的平行路径

当必须使用超过30cm的信号连接线时,可以使用保护线,如下图所示:

wKgZomX-l32ATjM2AAAMSu_HsAA66.webp


使用保护线

更好的一个方法时,在保护线或者接地层13mm以内的信号线附近布设接地信号线,每个传感器或者电源线的长信号线(>30cm)与接地线。

wKgaomX-l32AVQhCAAA0ZFBXtTQ34.webp


在保护线或者接地层13mm以内的信号线附近布设接地信号线

六、线的长度

长信号线也可以成为接收ESD脉冲能量的天线,使用较短的信号线会降低信号线作为天线接收ESD电磁场的效率,互连相邻位置的设备以减少互连印刷线的长度。

七、减少电荷注入

ESD直接放电到接地层可能会破坏敏感电路。因此,在使用瞬态二极管时,最好在易损元件的电源和地之间防止一个或者多个高频旁路电容。旁路电容减少电荷注入并保持源极和接地端口之间的电压差。TVS分流感应电流,保持TVS钳位间的电压差。TVS和电容应尽可能靠近被保护的IC放置,以确保从TVS到地的路径最短以及定然的长度,以减少寄生电容效应。

wKgZomX-l36AFWhxAAAWujgmioU61.webp


减少电荷注入

连接到必须安装到PCB上的铜层,理想情况下,铜层必须与PCB接触层隔离,并通过短导线连接到焊盘。

八、其他的措施

1、避免时钟、复位信号等重要信号线在PCB边缘;
2、将PCB不用的部分设置为地平面;
3、主机壳地线距离信号线至少4mm;
4、保持主壳地线的长宽比小于5:1,减少电感效应;
5、使用 TVS 二极管保护所有外部连接。

审核编辑 黄宇

声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉
  • ESD
    ESD
    +关注

    关注

    50

    文章

    2421

    浏览量

    180376
  • 电路设计
    +关注

    关注

    6745

    文章

    2782

    浏览量

    220142
  • PCB设计
    +关注

    关注

    396

    文章

    4937

    浏览量

    95726
收藏 人收藏
加入交流群
微信小助手二维码

扫码添加小助手

加入工程师交流群

    评论

    相关推荐
    热点推荐

    放大电路设计

    这是我设计的三极管放大电路,但噪声很大。现在是三管并联模式,去掉两个只剩一个噪声依旧不会变,这是为什么?电路设计是出现了什么问题吗?
    发表于 04-13 12:54

    探索ESD562-Q1:汽车应用ESD保护解决方案

    探索ESD562-Q1:汽车应用ESD保护解决方案 在汽车电子系统的设计,静电放电(ESD)和电涌保护至关重要。今天要介绍的
    的头像 发表于 02-25 10:05 243次阅读

    合科泰揭秘电路设计的可制造性原则

    这背后的关键,就在于你可能忽略了电路设计的重要的可制造性原则。可制造性,简单来说,就是电路设计要考虑产品能否被顺利制造出来,并且以合理的成本大规模生产。它不是一门高深莫测的科学,而是一种 "从工厂出发" 的设计思维。
    的头像 发表于 01-21 14:08 746次阅读

    13保护器件ESD的VB VC IR IPP代表什么意思

    ESD
    上海雷卯电子
    发布于 :2025年10月26日 11:45:43

    扬杰科技分享如何通过硬件电路优化降低ESD干扰

          在电子电路系统设计,工程师处理ESD有时候总觉得没有头绪,主要原因是ESD测试难以量化,每次测试的结果也会存在差异,所以凭感觉处理起来很‘玄学’。 简单说起来就是
    的头像 发表于 08-25 14:16 7933次阅读
    扬杰科技分享如何通过硬件<b class='flag-5'>电路</b>优化降低<b class='flag-5'>ESD</b>干扰

    【深度解析】硬件电路设计:如何确保嵌入式数据可靠性?

    嵌入式系统开发,硬件电路设计是确保数据可靠性的关键环节。本期我们将重点探讨硬件设计的两个重要方面:数据读写保护和掉电保护。硬件电路设计在嵌入式系统开发
    的头像 发表于 07-30 11:35 849次阅读
    【深度解析】硬件<b class='flag-5'>电路设计</b>:如何确保嵌入式数据可靠性?

    PMOS电路设计分析

    今天分享一个PMOS的电路设计,详细了解下各个元器件在电路起到的作用。
    的头像 发表于 07-21 16:15 3526次阅读
    PMOS<b class='flag-5'>电路设计</b>分析

    IGBT驱动与保护电路设计及 应用电路实例

    从事IGBT应用电路设计的工程技术人员在实际设计工作参考。 全书共分为6章,在概述了IGBT的发展历程与发展趋势的基础上,讲解了IGBT的结构和工作特性、IGBT模块化技术、IGBT驱动电路设计
    发表于 07-14 17:32

    电路ESD保护优化指南

    ,对“板载”或“片载”ESD保护的要求已降至500V,远低于8kV的典型现场要求。本文介绍了电路板设计人员可以采用的各种技术,以帮助设计人员在所选ESD保护器件无法通过系统ESD测试时
    的头像 发表于 07-11 15:30 3059次阅读
    <b class='flag-5'>电路</b>板<b class='flag-5'>ESD</b>保护优化指南

    ESD保护器件LESD5Z5.0C系列规格书

    LESD3Z5.0C器件专为保护电压敏感元件免受静电放电(ESD)和瞬态电压事件影响而设计。其出色的钳位能力、低漏电流和快速响应时间,使这些部件成为电路板空间受限设计理想的
    发表于 07-07 17:06 0次下载

    高速过电流检测电路设计

    高速过电流检测电路设计
    的头像 发表于 06-06 18:16 924次阅读
    高速过电流检测<b class='flag-5'>电路设计</b>

    【干货】ESD如何选型

    及静电防护等的学科。因此,国际上习惯将用于静 电防护的器材统称为 ESD,中文名称为静电阻抗器。 通常,电路通常采用 TVS(Transient Voltage Suppressor)二极管,又称为瞬态
    发表于 05-29 15:01

    如何学好电路设计?(文末分享电路设计资料合集)

    学好电路设计是硬件工程师的核心能力之一,需要系统的理论学习、实践积累和持续迭代。通过以下路径,结合至少3-5个完整项目经验,高效掌握电路设计技能;一、夯实基础理论电路分析基础掌握基尔霍夫定律、戴维南
    的头像 发表于 05-22 11:40 1645次阅读
    如何学好<b class='flag-5'>电路设计</b>?(文末分享<b class='flag-5'>电路设计</b>资料合集)

    半导体芯片的ESD静电防护:原理、测试方法与保护电路设计

    半导体芯片易受大电流与高电压现象影响。为实现元件级保护,我们采用片上ESD保护电路来提供安全的静电放电电流泄放路径。静电放电(ESD)是电子设备面临的常见威胁。当ESD事件发生时,一定
    的头像 发表于 05-13 11:21 4075次阅读
    半导体芯片的<b class='flag-5'>ESD</b>静电防护:原理、测试方法与保护<b class='flag-5'>电路设计</b>

    时源芯微ESD防护ANT静电防护方案

    。下面是对该方案的详细描述: 工作原理 静电放电(ESD)是一种常见的电磁干扰现象,它可能通过天线(ANT)等端口进入电路,对敏感元件造成损害。为了有效减少ESD
    的头像 发表于 05-09 16:08 1064次阅读
    时源芯微<b class='flag-5'>ESD</b>防护ANT静电防护方案