三星电子成功完成背面供电网络芯片测试，或将提早应用于未来制程

据韩国媒体Chosunbiz透露，三星电子近日在背面供电网络（BSPDN）芯片实验测试中取得了显著成效，有望提早应用到新制程节点。

过去，芯片主要通过自下而上的方法制造，先构建晶体管，然后搭建互相连接以及供给电能的线路层。然而，随着工艺制程的不断缩小，传统供电模式的线路层变得更为复杂，这给设计与生产带来了困扰。

BSPDN技术创新性地将芯片电路转移到晶圆背部，使路劲大大简化，有效解决了互联的难题，降低了电能对信号的影响，从而极大降低了平台的总体电压及功耗。此外，这尤其适合于水星在移动设备SoC的小型化需求。

报道中提到，三星电子在测试的两款ARM内核规格芯片上进行了实验，结果表明，虽然芯片尺寸分别减小了10％和19％，但性能及频率效率的提升幅度均未超过10％。

鉴于进展顺利，原本计划在2027年左右的1.7纳米（此处存疑，根据其他报道应为1.4纳米）工艺实现商业化的BSPN技术可能会提前，或许会在明年的2nm工艺得到应用。

三星电子的行业竞争对手台积电和英特尔亦已展开背面供电领域的深入研究：前者预计在2025年推出基于 ByteArray的背面供电方案N2；后者则计划从今年的20A节点开始采用自研的PowerVia技术。