0
  • 聊天消息
  • 系统消息
  • 评论与回复
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
创作中心

完善资料让更多小伙伴认识你,还能领取20积分哦,立即完善>

3天内不再提示

Cadence数字和定制/模拟流程在Intel 18A工艺技术上通过认证

Cadence楷登 来源:Cadence楷登 2024-02-27 14:21 次阅读

Cadence 数字和定制/模拟流程在 Intel 18A 工艺技术上通过认证。Cadence设计 IP 支持 Intel 代工厂的这一节点,并提供相应的制程设计套件(PDK),用于加速一系列应用的开发,包括低功耗消费电子、高性能计算(HPC)、人工智能和移动计算设计。现在,客户可以使用能够立即投产的 Cadence 设计流程和设计 IP,实现设计目标并加快产品上市。

“Intel 代工厂能够与 Cadence 扩大合作,共同为关键市场提供尖端的 Intel 18A 工艺技术,我们为此感到非常荣幸,”Intel 代工厂产品与设计生态系统副总裁兼总经理 Rahul Goyal 说道,“我们将利用 Cadence 业界一流的 IP 组合、AI 赋能的设计技术和先进的封装解决方案,助力客户采用 Intel 代工厂更先进的工艺技术,开发大批量、高性能、高能效的 SoC 产品。Cadence 支持我们的 IDM2.0 策略以及 Intel 代工厂的生态系统,是我们不可替代的合作伙伴。”

“Cadence 研发团队与 Intel 代工厂携手合作,认证了其 Intel 18A 工艺和EMIB先进封装技术的流程,为客户提供一流的SoC(系统级芯片)和芯片系统设计能力,推动开发更先进的人工智能、高性能计算和高级移动应用,“Cadence高级副总裁兼战略及市场开发事业部总经理 Nimish Modi 表示,“我们的客户可以信心十足地进行设计,因为他们知道 Cadence 的工具和 IP 已针对 Intel 代工厂经过优化,可确保客户实现每瓦最高性能,满足更苛刻的设计要求。”

Intel 18A 数字全流程

完整的 AI 驱动的 Cadence RTL-to-GDS 流程已通过认证并优化,可与 Intel 18A 技术无缝配合,帮助客户实现功耗、性能和面积(PPA)目标。该流程包含一系列可靠且强大的解决方案,如 Cadence 的 GenusSynthesis Solution、InnovusImplementation System、Quantus Extraction Solution、Quantus Field Solver、TempusTiming Solution、PegasusVerification System、LiberateCharacterization 以及 VoltusIC Power Integrity Solution。

Intel 18A 定制/模拟流程

Cadence VirtuosoStudio、集成的 SpectrePlatform 以及 Voltus-XFi 定制电源完整性解决方案均已通过 Intel 18A 认证。

Virtuoso Studio 与 Innovus Implementation System 集成,为混合信号设计提供了一套完整的实现方法。此外,Virtuoso Studio 可在 Intel 18A 工艺上提供高效的设计和版图实现。它集成了许多先进的功能,包括:电路和良率优化、可靠性分析、自动化器件和标准单元布局与布线(P&R)、器件编辑辅助功能(包括器件阵列和填充)、集成电迁移及电压降检查、集成签核质量的寄生参数提取,以及使用 Virtuoso InDesign DRC 实现的集成式签核质量级物理验证功能。

Intel 18A 设计 IP

Cadence 为 Intel 18A 技术设计的 IP 支持高性能计算(HPC)以及人工智能/机器学习(AI/ML)应用,包括企业级 PCI Express(PCIe)6.0 和Compute Express Link(CXL);LPDDR5X/5 8533Mbps 的多标准 PHY 支持多样化的存储应用,UCIe用于提升多芯片系统封装集成能力,以及 112G 超长距离 SerDes 用于提供卓越的比特误码率(BER)性能。



审核编辑:刘清
声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉
  • Cadence
    +关注

    关注

    62

    文章

    881

    浏览量

    140796
  • intel
    +关注

    关注

    19

    文章

    3452

    浏览量

    184785
  • SoC芯片
    +关注

    关注

    1

    文章

    535

    浏览量

    34478
  • 人工智能
    +关注

    关注

    1776

    文章

    43899

    浏览量

    230645
  • HPC
    HPC
    +关注

    关注

    0

    文章

    279

    浏览量

    23419

原文标题:Cadence 数字和定制/模拟流程通过 Intel 18A 工艺技术认证

文章出处:【微信号:gh_fca7f1c2678a,微信公众号:Cadence楷登】欢迎添加关注!文章转载请注明出处。

收藏 人收藏

    评论

    相关推荐

    Ansys多物理场签核解决方案获得英特尔代工认证

    Ansys的多物理场签核解决方案已经成功获得英特尔代工(Intel Foundry)的认证,这一认证使得Ansys能够支持对采用英特尔18A工艺技术
    的头像 发表于 03-11 11:25 314次阅读

    是德科技携手Intel Foundry成功验证支持Intel 18A工艺技术的电磁仿真软件

    是德科技与Intel Foundry的这次合作,无疑在半导体和集成电路设计领域引起了广泛的关注。双方成功验证了支持Intel 18A工艺技术的电磁仿真软件,为设计工程师们提供了更加先进
    的头像 发表于 03-08 10:30 349次阅读

    新思科技携手英特尔加速Intel 18A工艺下高性能芯片设计

    新思科技数字模拟 EDA 流程经过认证和优化,针对Intel 18A
    的头像 发表于 03-05 17:23 284次阅读

    新思科技与英特尔深化合作,以新思科技IP和经Intel 18A工艺认证的EDA流程加速先进芯片设计

     芯片制造商与EDA解决方案和广泛的IP组合紧密合作, 能够提升产品性能并加快上市时间 摘要: 新思科技数字模拟EDA流程经过认证和优化,针对In
    发表于 03-05 10:16 111次阅读

    是德科技与Intel Foundry成功验证支持Intel 18A工艺的电磁仿真软件

    设计工程师现在可以使用 RFPro 对 Intel 18A 半导体工艺技术中的电路进行电磁仿真
    的头像 发表于 02-27 14:29 194次阅读

    Cadence数字定制/模拟流程通过Intel 18A工艺技术认证

    Cadence近日宣布,其数字定制/模拟流程Intel
    的头像 发表于 02-27 14:02 210次阅读

    英特尔20A、18A工艺流片,台积电面临挑战

    英特尔的Intel 20A和Intel 18A工艺已经开始流片,意味着量产阶段已经不远。而2nm工艺和1.8nm
    的头像 发表于 12-20 17:28 905次阅读

    Cadence 数字定制/模拟设计流程获 TSMC 最新 N2 工艺认证

    和移动 IC 中国上海,2023 年 10 月 10 日——楷登电子(美国 Cadence 公司,NASDAQ:CDNS)近日宣布其数字定制/模拟
    的头像 发表于 10-10 16:05 303次阅读

    Cadence 定制/模拟设计迁移流程加速 TSMC 先进制程技术的采用

    流程,能兼容所有的 TSMC(台积电)先进节点,包括最新的 N3E 和 N2 工艺技术。 这款生成式设计迁移流程Cadence 和 TSMC 共同开发,旨在实现
    的头像 发表于 09-27 10:10 350次阅读

    Cadence 数字定制/模拟设计流程通过认证,Design IP 现已支持 Intel 16 FinFET 制程

    流程现已通过 Intel 16 FinFET 工艺技术认证,其 Design IP 现可支持 Intel
    的头像 发表于 07-14 12:50 412次阅读
    <b class='flag-5'>Cadence</b> <b class='flag-5'>数字</b>、<b class='flag-5'>定制</b>/<b class='flag-5'>模拟</b>设计<b class='flag-5'>流程</b><b class='flag-5'>通过</b><b class='flag-5'>认证</b>,Design IP 现已支持 <b class='flag-5'>Intel</b> 16 FinFET 制程

    Cadence数字定制/模拟流程通过Samsung Foundry的SF2、SF3工艺技术认证

    已经过 SF2 和 SF3 流程认证 ● Cadence 数字流程针对先进节点实现了最佳 PPA 结果 ●
    的头像 发表于 07-05 10:12 417次阅读

    Cadence 数字定制/模拟设计流程获得 Samsung Foundry SF2 和 SF3 工艺技术认证

    已经过 SF2 和 SF3 流程认证 ●  Cadence 数字流程针对先进节点实现了最佳 PPA 结果 ●
    的头像 发表于 07-05 10:10 355次阅读

    Cadence Virtuoso Studio流程获得Samsung Foundry认证,支持先进工艺技术模拟IP自动迁移

    内容提要 1 轻松实现节点到节点的设计和 layout 迁移 2 将定制/模拟设计迁移速度提升 2 倍 3 Cadence Virtuoso Studio 针对所有 Samsung Foundry
    的头像 发表于 07-04 10:10 519次阅读

    Cadence数字定制/模拟设计流程获得TSMC最新N3E和N2工艺技术认证

    楷登电子(美国 Cadence 公司,NASDAQ:CDNS)近日宣布,Cadence 数字定制/模拟设计
    的头像 发表于 05-09 10:09 748次阅读

    Cadence定制设计迁移流程加快台积电N3E和N2工艺技术的采用速度

    ,包括最新的 N3E 和 N2 工艺技术。这一新的生成式设计迁移流程Cadence 和台积电共同开发,旨在实现定制模拟 IC 设计在台
    的头像 发表于 05-06 15:02 856次阅读