行芯助力客户实现最佳的功耗、性能和面积（PPA）目标
12月12日，在浙江省发展和改革委员会、杭州市人民政府、中国半导体行业协会指导下，杭州市发展和改革委员会、滨江区人民政府、浙江省支持浙商创业创新服务中心联合主办的“2023集成电路产业集群（浙江）创新发展大会”顺利在杭州高新区（滨江）召开。
大会以“勇立潮头，谱芯篇章”为主题，共商浙江集成电路产业高质量发展之路，共建具有国际竞争优势的集成电路产业集群。现场，还举行了重要签约仪式，滨江区政府、杭州广立微电子股份有限公司、杭州行芯科技有限公司、华芯程(杭州)科技有限公司共同签约共建浙江省半导体签核中心。
作为EDA设计签核领域的领军企业和浙江省半导体签核中心的发起成员，行芯始终聚焦于签核全流程，积极承担签核攻关任务，致力于以突破性的签核技术全面助力客户实现最佳的功耗、性能和面积（PPA）目标，促进芯片设计与制造的协同，共同提升我国集成电路产业整体设计制造水平和推动浙江省集成电路产业高质量发展。
建设高水平签核平台
浙江省半导体签核中心将全力服务国家集成电路全产业链发展战略，积极接应EDA产业发展具体任务部署，以设计签核为重点依托，建设可服务国内全行业的高水平签核平台，打造全国产业一体化设计和制造类EDA解决方案，促进发挥产业链串链作用和协同优势。
审核编辑：彭菁
声明：本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人，不代表电子发烧友网立场。文章及其配图仅供工程师学习之用，如有内容侵权或者其他违规问题，请联系本站处理。
举报投诉
-
集成电路
+关注
关注
5321文章
10750浏览量
353519 -
半导体
+关注
关注
328文章
24548浏览量
202718 -
行芯科技
+关注
关注
0文章
5浏览量
18
原文标题：共谋“芯”发展丨行芯签约共建浙江省半导体签核中心
文章出处：【微信号：Phlexing，微信公众号：行芯PHLEXING】欢迎添加关注！文章转载请注明出处。
发布评论请先 登录
相关推荐
新思科技携手英特尔加速Intel 18A工艺下高性能芯片设计
新思科技数字和模拟 EDA 流程经过认证和优化，针对Intel 18A工艺实现功耗、性能和面积目标
浙江集成电路产业创新发展大会在杭盛大召开
作为EDA设计签核领域的翘楚，行芯科技一直专注于签核全程，并不断挑战自我，期盼通过突破性技术助力用户达成最优的功耗、性能和面积（PPA）
数字前端生存指南—PPA
PPA是数字IC设计逃不开的概念，分别是P（Performance）、P（Power）和A（Area），分别代表芯片的性能、功耗和面积。
芯行纪宣布推出布局布线工具AmazeSys
内嵌先进的机器学习引擎内核，AmazeSys能够为SoC开发人员提供针对性更强的高度智能化和量身推荐的优化方案，从全局角度分析设计内容，平衡且快速达成性能、功耗和面积（PPA）等设计指
Tempus DRA 套件：使用先进的芯片建模实现高达 10% 的 PPA 提升
实现签核时，为了保证芯片设计的耐用性，设计师会面临重重挑战，利用 Cadence Tempus 设计稳健性分析（DRA）套件为设计工程师提供领先的建模技术，可实现最佳功耗、
Synopsys.ai再拓新版图！新思科技发布业界首个全栈式大数据分析解决方案
新思科技Design.da对来自Synopsys.ai设计执行的数据进行深度分析，为开发者提供全面的可视化和可操作的设计分析，从而挖掘功耗、性能和面积（PPA）优化的机会。
如何选择最佳数字IP
被PPA误导。那么该如何选择最佳数字IP呢？ 第一步：了解既定目标 在Codasip，我们不认为PPA是一个固定的绝对衡量标准。我们可以保证客户
PPA分析概述
本材料的预期受众是任何级别的系统设计师，或任何其他具有对深入了解如何选择单个IP并将其组合成自定义SoC.功率、性能和面积（PPA）分析收集与以下各项相关的数据三个类别。除了成本之外，通常还需要
发表于 08-08 06:20
IC设计中的功耗挑战和低功耗设计
在早期的IC设计中，关注的参数主要是性能(timing)和面积(area)。EDA工具在满足性能要求的情况下，最小化面积。
发表于 06-29 09:43
•415次阅读
【前沿技术】全栈式AI驱动型EDA解决方案Synopsys.ai
的每个阶段（从系统架构到设计和制造）都采用AI技术，并从云端访问这些解决方案。 Synopsys.aiEDA解决方案可提供以下AI驱动的解决方案： •数字化设计空间优化以实现功耗、性能和面积
优化设计以实现高性能，同时满足严格的设计计划
对所有关键路径进行统计关联来识别这些瓶颈的统计分析可以避免过度补偿，同时提高设计性能、功耗和面积 （PPA） 指标。在时序性能方面也出现了新
面对不断增加的设计可变性，提高稳健性并最大限度地减少过度悲观情绪
长期以来，半导体一直根据最坏情况的工艺、电压和温度（PVT）进行指定。在设计阶段，设计人员必须平衡性能与功耗和面积（PPA），努力实现所需的
如果这些芯片可以说话：来自路径裕量监视器的可操作见解
当前电子产品最重要的趋势之一是收集和分析大数据，以获得成本、功耗、性能和可靠性方面的优势。这在芯片开发流程中变得越来越普遍。例如，从模拟回归中收集的数据可以帮助调试和达到覆盖率目标。机器学习 （ML） 使用许多通过
过融合编译器和PrimeShield为新兴的高级节点PPA机会做好准备
如今，性能、功耗和面积 （PPA） 目标是由多个静态指标驱动的预定义值，包括时钟和数据路径时序、特定电压电平下的
工商网监
评论