0
  • 聊天消息
  • 系统消息
  • 评论与回复
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
创作中心

完善资料让更多小伙伴认识你,还能领取20积分哦,立即完善>

3天内不再提示

新思科技携手三星面向其SF2工艺开发优化数字和定制设计流程

新思科技 来源:新思科技 2023-12-07 09:51 次阅读

由Synopsys.ai EDA解决方案加持的优化数字和定制设计流程加速了针对三星先进节点设计的开发。

为应对高性能计算、AI、移动和汽车应用市场的高速增长,新思科技(Synopsys)近日宣布,携手三星半导体晶圆代工(以下简称“三星”)面向其SF2工艺开发优化数字和定制设计流程。值得一提的是,该合作是建立在新思科技针对三星SF3工艺开发认证数字和定制设计流程大获成功的基础之上。新思科技持续投入于Synopsys.ai全栈式AI驱动型EDA解决方案,助力双方的共同客户加速先进工艺设计,进一步实现其SoC的差异化并加快上市时间。此外,与不采用AI技术相比,新思科技AI驱动型设计技术协同优化解决方案可以加速工艺节点启用,助力三星先进工艺的测试用例超越其既定的功耗、性能和面积(PPA)目标。

“三星优化的SF2和SF3 GAA技术可突破FinFET的性能极限,为先进片上系统(SoC)设计提供了可信的PPA改善结果。我们与新思科技在由Synopsys.ai驱动的经认证数字和定制设计流程上开展了强有力的合作,助力共同客户实现卓越的结果质量,并加速了三星先进工艺上数字和模拟设计的节点迁移。”

Sangyun Kim

事业部设计技术团队副总裁

三星半导体晶圆代工

“我们在应对移动设备、高性能计算和AI应用等计算密集型的工作负载挑战时,一直要面对提升PPA和能效的需求。通过我们数十年来在EDA和IP上的合作,新思科技和三星携手助力共同客户设计出具有差异化的产品,并在三星先进工艺上实现显著的PPA优势。”

Sanjay Bali

EDA事业部产品管理和战略副总裁

新思科技

从摩尔定律中持续受益

随着更具挑战性的工作负载对芯片提出更高要求,开发者必须推动摩尔定律的极限向前发展,以实现不断改进的芯片结果。严苛的项目进度表和预算计划也进一步增加了其工作压力。

新思科技EDA数字和定制设计流程已经在三星先进工艺上完成认证,其可互操作的工艺设计套件(iPDK)、Fusion QuickStart设计实现套件和Custom QuickStart套件为实现更高的质量和快速的周转时间提供了经验证的方法。此外,Synopsys.ai人工智能驱动型EDA解决方案能够提高生产率,并实现数字和模拟设计在三星工艺节点上的快速迁移。

审核编辑:汤梓红

声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉
  • 芯片设计
    +关注

    关注

    15

    文章

    901

    浏览量

    54427
  • 晶圆代工
    +关注

    关注

    6

    文章

    804

    浏览量

    48335
  • 新思科技
    +关注

    关注

    5

    文章

    716

    浏览量

    50072
  • 三星
    +关注

    关注

    0

    文章

    1145

    浏览量

    30194

原文标题:Synopsys.ai+SF2工艺,新思科技携手三星加速新兴领域芯片设计差异化

文章出处:【微信号:Synopsys_CN,微信公众号:新思科技】欢迎添加关注!文章转载请注明出处。

收藏 人收藏

    评论

    相关推荐

    思科携手英特尔加速Intel 18A工艺下高性能芯片设计

    思科数字和模拟 EDA 流程经过认证和优化,针对Intel 18A工艺实现功耗、性能和面积目标
    的头像 发表于 03-05 17:23 286次阅读

    思科携手Ansys和三星共同开发14LPU工艺的全新射频集成电路设计

    思科技(Synopsy)近日宣布,携手Ansys 、三星半导体晶圆代工(以下简称“三星”)共同开发
    的头像 发表于 12-11 18:25 486次阅读

    思科技可互操作工艺设计套件助力开发者快速上手模拟设计

    模拟设计 新思科携手Ansys 和 Keysight 共同推出全新射频设计参考流程,能够为现代射频集成电路设计提供完整解决方案 新思科技(Synopsys)近日宣布,其模拟设计迁移
    的头像 发表于 11-09 10:59 475次阅读

    浅谈三星SF1.4(1.4 纳米级)工艺技术

    2025 年,三星预计将推出 SF2(2nm 级)制造工艺,该工艺不仅依赖 GAA 晶体管,还将采用背面功率传输,这在晶体管密度和功率传输方面带来了巨大的好处,
    发表于 11-01 12:34 266次阅读
    浅谈<b class='flag-5'>三星</b><b class='flag-5'>SF</b>1.4(1.4 纳米级)<b class='flag-5'>工艺</b>技术

    思科携手是德科技、Ansys面向台积公司4 纳米射频FinFET工艺推出全新参考流程,助力加速射频芯片设计

    摘要: 全新参考流程针对台积公司 N4PRF 工艺打造,提供开放、高效的射频设计解决方案。 业界领先的电磁仿真工具将提升WiFi-7系统的性能和功耗效率。 集成的设计流程提升了开发者的
    发表于 10-30 16:13 130次阅读

    思科携手台积公司加速N2工艺下的SoC创新

    思科技近日宣布,其数字定制/模拟设计流程已通过台积公司N2工艺技术认证,能够帮助采用先进工艺
    的头像 发表于 10-24 16:42 512次阅读

    思科携手台积公司加速2nm工艺创新,为先进SoC设计提供经认证的数字和模拟设计流程

    多个设计流程在台积公司N2工艺上成功完成测试流片;多款IP产品已进入开发进程,不断加快产品上市时间   摘要: 新思科技经认证的数字和模拟设
    发表于 10-19 11:44 129次阅读

    思科技3DIC Compiler获得三星多裸晶芯集成工艺流程的认证

    思科技经认证的多裸晶芯片系统设计参考流程和安全的Die-to-Die IP解决方案,加速了三星SF 5/4/3工艺和I-Cube及X-Cu
    的头像 发表于 09-14 09:38 892次阅读

    全面支持Intel 16!新思科技EDA流程及IP获认证,携手推动成熟应用领域创新

    技的解决方案可在英特尔代工服务提供的制程工艺上实现安全且先进的微电子技术开发思科技(Synopsys)近日宣布,其搭载了Synopsys.ai全栈式AI驱动型EDA解决方案的数字
    的头像 发表于 08-07 18:45 366次阅读

    两大IP扩大IP合作,新思科携手三星加速新兴领域复杂SoC设计

    存储器、TCAM和GPIO,可以在各先进节点上提供行业领先的功耗、性能和面积(PPA) 新思科技车规级IP集成到三星工艺中,有助于确保ADAS、动力总成和雷达SoC的长期运行并提高可靠性
    的头像 发表于 07-26 17:40 285次阅读

    Cadence 推出经过认证的创新背面实现流程,以支持 Samsung Foundry SF2 技术

    内容提要 ●  完整的背面布线解决方案,助力面向移动、汽车、人工智能和超大规模应用的下一代高性能芯片设计 ●  Cadence SF2 数字流程包括用于 nTSV
    的头像 发表于 07-10 10:45 309次阅读
    Cadence 推出经过认证的创新背面实现<b class='flag-5'>流程</b>,以支持 Samsung Foundry <b class='flag-5'>SF2</b> 技术

    Cadence数字定制/模拟流程通过Samsung Foundry的SF2SF3工艺技术认证

    已经过 SF2SF3 流程认证 ● Cadence 数字流程针对先进节点实现了最佳 PPA 结果 ●Cadence
    的头像 发表于 07-05 10:12 419次阅读

    Cadence 数字定制/模拟设计流程获得 Samsung Foundry SF2SF3 工艺技术认证

    已经过 SF2SF3 流程认证 ●  Cadence 数字流程针对先进节点实现了最佳 PPA 结果 ● Cadence
    的头像 发表于 07-05 10:10 356次阅读

    思科技与三星扩大IP合作,加速新兴领域先进SoC设计

    面向三星8LPU、SF5 (A)、SF4 (A)和SF3工艺的新
    发表于 06-30 13:40 359次阅读

    三星3纳米良率不超过20% 将重新拟定制工艺时间节点

    三星最新公布的制程工艺技术路线图显示,该公司计划在2025年开始量产2纳米级SF2工艺,以满足客户对高性能处理器的需求。此前,三星已于今年公
    的头像 发表于 06-29 16:26 1311次阅读