0
  • 聊天消息
  • 系统消息
  • 评论与回复
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
创作中心

完善资料让更多小伙伴认识你,还能领取20积分哦,立即完善>

3天内不再提示

芯片的几个重要测试环节-CP、FT、WAT

信号完整性 来源:信号完整性 2023-12-01 09:39 次阅读

半导体生产流程由晶圆制造,晶圆测试,芯片封装和封装后测试组成。而测试环节主要集中在CP(chip probing)、FT(Final Test)和WAT(Wafer Acceptance Test)三个环节。

52a3f6f0-8f98-11ee-939d-92fbcf53809c.png

CP测试,英文全称Circuit Probing、Chip Probing,也称为晶圆测试,测试对象是针对整片wafer中的每一个Die,目的是确保整片wafer中的每一个Die都能基本满足器件的特征或者设计规格书,通常包括电压、电流、时序和功能的验证,如vt(阈值电压),Rdson(导通电阻),BVdss(源漏击穿电压),Igss(栅源漏电流),Idss(漏源漏电流)等,可以用来检测fab厂制造的工艺水平。可以更直接的知道Wafer的良率。

CP的难点是如何在最短的时间内挑出坏的die,修补die。

常用到的设备有测试机(Tester) 、探针台(Prober) 以及测试机与探针卡之间的接口(Mechanical lnterface)。一般测试机台的电压和功率不会很高。

52b7897c-8f98-11ee-939d-92fbcf53809c.png

FT测试,英文全称Final Test,是芯片出厂前的最后一道拦截。测试对象是针对封装好的chip,CP测试之后会进行封装,封装之后进行FT测试,也叫“终测”。可以用来检测封装厂的工艺水平。FT是把坏的chip挑出来;检验封装的良率。测试完这道工序就直接卖去做应用了。

FT测试一般分为两个步骤:1)自动测试设备 (ATE) 2) 系统级别测试SLT) --2是必须项,1一般小公司可能用不起,ATE试一般只需要几秒钟;SLT一般需要几个小时,逻辑比较简单。

FT的难点是如何在最短的时间内保证出厂的Unit能够完成全部的功能。FT需要tester (ATE) + handler + socket。

CP对整片Wafer的每个Die来测试,而FT则对封装好的Chip来测试。CP Pass 才会去封装。然后FT,确保封装后也Pass。

WAT是Wafer Acceptance Test,对专门的测试图形(test key)的测试,通过电参数来监控各步工艺是否正常和稳定;WAT(Wafer Acceptance Test)测试,也叫PCM(Process Control Monitoring),对Wafer 划片槽(Scribe Line)测试键(Test Key)的测试,通过电性参数来监控各步工艺是否正常和稳定。

WAT测试有问题,超过SPEC,一般对应Fab各个Module制程工艺或者机台Shift,例如Litho OVL异常,ETCH CD 偏小,PVD TK偏大等等。WAT有严重问题的Wafer会直接报废。

对于测试项来说,有些测试项在CP时会进行测试,在FT时就不用再次进行测试了,节省了FT测试时间;但是有些测试项必须在FT时才进行测试(不同的设计公司会有不同的要求)。

一般来说,CP测试的项目比较多,比较全;FT测的项目比较少,但都是关键项目,条件严格。但也有很多公司只做FT不做CP(如果FT和封装yield高的话,CP就失去意义了)。

在测试方面,CP比较难的是探针卡的制作,并行测试的干扰问题。FT相对来说简单一点。还有一点,memory的CP测试会更难,因为要做redundancy analysis,写程序很麻烦。

CP在整个制程中算是半成品测试,目的有2个,一个是监控前道工艺良率,另一个是降低后道成本(避免封装过多的坏芯片),其能够测试的项比FT要少些。

最简单的一个例子,碰到大电流测试项CP肯定是不测的(探针容许的电流有限),这项只能在封装后的FT测。不过许多项CP测试后FT的时候就可以免掉不测了(可以提高效率),所以有时会觉得FT的测试项比CP少很多。

应该说WAT的测试项和CP/FT是不同的。

CP不是制造(FAB)测的!而CP的项目是从属于FT的(也就是说CP测的只会比FT少),项目完全一样的;不同的是卡的SPEC而已;

因为封装都会导致参数漂移,所以CP测试SPEC收的要比FT更紧以确保最终成品FT良率。还有相当多的Design House把wafer做成几个系列通用的die,在CP是通过trimming来定向确定做成其系列中的某一款,这是解决相似电路节省光刻版的最佳方案;所以除非你公司的wafer封装成device是唯一的,且WAT良率在99%左右,才会盲封的。

CP用prober,probe card。FT是handler,socket CP比较常见的是room temperature=25度,FT可能一般就是75或90度 CP没有QA buy-off(质量认证、验收)。

FT测试通常是测试项最多的测试了,有些客户还要求3温测试,成本也最大。至于测试项。如果测试时间很长,CP和FT又都可以测,像trim项,加在probe能显著降低时间成本,当然也要看客户要求。•关于大电流测试,FT多些,但是我在probe也测过十几安培的功率mosfet,一个PAD上十多个needle。

有些PAD会封装到device内部,在FT是看不到的,所以有些测试项只能在CP直接测,像功率管的GATE端漏电流测试Igss CP测试主要是挑坏die,修补die,然后保证die在基本的spec内,function well。FT测试主要是package完成后,保证die在严格的spec内能够function。

关于3温测试:这是一种特殊的测试方法,它要求在三个不同的温度下对产品进行测试,通常是常温(25℃左右)、高温(如60℃或70℃)和低温(如-20℃或-40℃)。这种测试的目的是为了检查产品在不同温度下的性能和可靠性,以确保产品能在不同环境下正常工作。






审核编辑:刘清

声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉
  • 半导体
    +关注

    关注

    328

    文章

    24539

    浏览量

    202212
  • 晶圆
    +关注

    关注

    52

    文章

    4530

    浏览量

    126450
  • 芯片封装
    +关注

    关注

    10

    文章

    400

    浏览量

    30157
  • 击穿电压
    +关注

    关注

    1

    文章

    48

    浏览量

    8838
  • 漏电流
    +关注

    关注

    0

    文章

    227

    浏览量

    16664

原文标题:芯片的几个重要测试-CP、FT、WAT

文章出处:【微信号:SI_PI_EMC,微信公众号:信号完整性】欢迎添加关注!文章转载请注明出处。

收藏 人收藏

    评论

    相关推荐

    芯片需要做哪些测试看了就知道

    按照基于周期【Cycle base】的方式来写,这样生成的向量也更容易转换和避免数据遗漏等等。在芯片流片Tapout阶段,芯片测试的方案就应制定完毕,ATE测试的程序开发与
    发表于 09-02 18:07

    芯片FT测试是什么?

    FT测试,英文全称Final Test,是芯片出厂前的最后一道拦截。测试对象是针对封装好的chip,对封装好了的每一个chip进行测试,是为
    发表于 08-01 15:34

    如何区分CP测试FT测试

    CP最大的目的就是确保在芯片封装前,尽可能地把坏的芯片筛选出来以节约封装费用。所以基于这个认识,在CP测试阶段,尽可能只选择那些对良率影响较
    发表于 10-27 15:17 6.5w次阅读

    芯片需要做哪些测试呢?芯片测试方式介绍

    测试方法:板级测试、晶圆CP测试、封装后成品FT测试、系统级SLT
    的头像 发表于 12-29 14:47 3.2w次阅读

    芯片中的CP测试是什么

    芯片中的CP一般指的是CP测试,也就是晶圆测试(Chip Probing)。
    的头像 发表于 07-12 17:00 1.4w次阅读
    <b class='flag-5'>芯片</b>中的<b class='flag-5'>CP</b><b class='flag-5'>测试</b>是什么

    芯片CP测试的详细流程

    昨天我们了解到芯片CP测试是什么,以及相关的测试内容和方法,那我们今天趁热打铁,来了解一下CP测试
    的头像 发表于 07-13 17:49 7770次阅读

    如何区分芯片CP测试FT测试

    从工序角度上看,似乎非常容易区分cp测试ft测试,没有必要再做区分,而且有人会问,封装前已经做过测试把坏的
    的头像 发表于 08-09 17:29 5862次阅读

    季丰嘉善车规芯片量产测试线能力介绍——三温CP、三温FT、Burn-in、三温SLT

    芯片测试是每一颗芯片进入市场前的必经环节。和消费类芯片不同,汽车芯片对安全性、可靠性有着更严苛的
    的头像 发表于 03-21 14:32 8993次阅读

    芯片测试测试方法有哪些?

    芯片从设计到成品有几个重要环节,分别是设计->流片->封装->测试,但芯片成本构成的比例确大不相同,一般为人力成本20%,流片40%,封装3
    的头像 发表于 05-22 08:58 2097次阅读

    分享芯片功能测试的五种方法!

    芯片功能测试常用5种方法有板级测试、晶圆CP测试、封装后成品FT
    的头像 发表于 06-09 15:46 1905次阅读
    分享<b class='flag-5'>芯片</b>功能<b class='flag-5'>测试</b>的五种方法!

    芯片中的CP测试是什么?

    芯片中的CP测试是什么?让凯智通小编来为您解答~ ★芯片中的CP一般指的是CP
    的头像 发表于 06-10 15:51 3644次阅读
    <b class='flag-5'>芯片</b>中的<b class='flag-5'>CP</b><b class='flag-5'>测试</b>是什么?

    CP测试实例

    本期我们理论联系实际,把芯片CP测试真正的动手操作起来。基本概念介绍1什么是CP测试CP(Chi
    的头像 发表于 04-02 11:23 1529次阅读
    <b class='flag-5'>CP</b><b class='flag-5'>测试</b>实例

    交付到您前,芯片经过的百般刁难

    FT测试本文目录:为什么要测试,为什么分开测试CP测试
    的头像 发表于 06-03 10:54 605次阅读
    交付到您前,<b class='flag-5'>芯片</b>经过的百般刁难

    芯片CP测试&amp;FT测试相关术语

    对于测试项来说,有些测试项在CP时会进行测试,在FT时就不用再次进行测试了,节省了
    发表于 11-01 10:32 1098次阅读
    <b class='flag-5'>芯片</b>的<b class='flag-5'>CP</b><b class='flag-5'>测试</b>&amp;<b class='flag-5'>FT</b><b class='flag-5'>测试</b>相关术语

    半导体制造的关键环节芯片测试

    CP(Chip Probing)测试也叫晶圆测试(wafer test),也就是在芯片未封装之前对wafer进行测试,这样就可以把有问题的
    发表于 04-20 17:55 116次阅读
    半导体制造的关键<b class='flag-5'>环节</b>:<b class='flag-5'>芯片</b><b class='flag-5'>测试</b>