物理约束实践：I/O约束

I/O约束（I/O Constraints）包括I/O标准（I/OStandard）约束和I/O位置（I/O location）约束。

以Xilinx Vivado开发工具为例，点击OpenImplemented Design，打开实现设计（Implemented Design）页面。接着如图1所示，在菜单上点击Layout-> I/O Planning，打开I/O约束页面。

图1I/OPlanning菜单

I/O约束页面如图2所示，在该页面中，Allports一列中按照总线的方式进行分类，可以进一步展开看到每一个具体的I/O引脚的约束信息。这里的I/O标准约束包括了电平标准（I/O Std）、输出驱动强度（Drive Strength）、上下拉类型（Pull Type）、偏斜率类型（Slow Type）、输入终端阻抗（IN_TERM）等。由于I/O标准和FPGA外部所连接的外设芯片息息相关，每个外设芯片所对应的I/O标准不同，在FPGA中的约束设置也有所不同。

图2I/O约束页面

如图3所示，展开一组名为ddr3_ba的总线，其下的3个I/O引脚详细的约束信息都一目了然。Package Pin一列即I/O的位置约束信息，通常对应着一些字母和数字组合的位置代号，如图示的B15、A15、C16，即FPGA器件封装上对应着的具体的物理引脚的代号。通过这样的位置约束，就将FPGA顶层模块代码中的I/O信号和器件封装上的引脚映射在一起了。

图3I/O位置约束

审核编辑：汤梓红