0
  • 聊天消息
  • 系统消息
  • 评论与回复
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
创作中心

完善资料让更多小伙伴认识你,还能领取20积分哦,立即完善>

3天内不再提示

MECE原则 随机约束的分类介绍

sanyue7758 来源:萌新来啦 2023-11-06 09:41 次阅读

本篇是介绍介绍约束可传递架构的开篇,还没有为它命名,也赶上最近比较忙,就写一篇算一篇,有空再统一整理吧。

MECE原则(相互独立,完全穷尽)

MECE原则是麦肯锡提出的一套分析问题的方式方法(麦肯锡全套书有介绍)

虽然MECE有自身的缺陷,但这个缺陷在约束这里就显得不那么重要,正好可以被我们用起来,这里说MECE原则是因为,这也正是我们约束分解的一种很好的方式方法,并且可为约束传递提供便利。

随机约束的分类

从依赖度看,可分为外部依赖和非外部依赖两种。非外部依赖为所有的约束信息都是trans内部提供,不需要外界干预,比如A*B

非外部依赖是我们经常使用的方式,这里就不详细介绍了,重点介绍下外部约束部分。

外部多区间约束

我们对地址的约束属于多区间约束,因为sv本身对同一个变量的约束有要求,所以多区间要素是一个重要的需要被解决问题,如果只存在一个区间约束还好做,如果存在多个呢,且多个之间是互斥的又该如何解决。比如在axi传输中多地址区间随机选择和约束问题。后面会重点介绍该约束的处理方法。

外部定向约束

这算一种简单约束,直接跳过

其它约束

还有一些其它的约束类型,但对约束传递暂时不构成影响,就先不讨论。

外部约束与自身约束的关系

我们这里不讨论错误注入,外部约束一定在内部约束范围内,这样就要求所有外部规则一定在内部基本规则的范围内定义。

该框架是我们花了两年的时间刚研究出来并用于实践的,不少思想还在打磨阶段,如有不足之处,欢迎各路好友斧正。






审核编辑:刘清

声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉
  • 变量
    +关注

    关注

    0

    文章

    597

    浏览量

    28115

原文标题:随机约束的分类

文章出处:【微信号:处芯积律,微信公众号:处芯积律】欢迎添加关注!文章转载请注明出处。

收藏 人收藏

    评论

    相关推荐

    SV约束随机化总结

    constraint 约束随机化类中的变量 在main_phase 之前就已经提前产生一个变量的随机值。 用法:一般在类中定义一个rand 类型的变量, 然后根据需求写约束
    的头像 发表于 12-14 14:30 260次阅读
    SV<b class='flag-5'>约束</b><b class='flag-5'>随机</b>化总结

    物理约束实践:I/O约束

    I/O约束(I/O Constraints)包括I/O标准(I/OStandard)约束和I/O位置(I/O location)约束
    的头像 发表于 11-18 16:42 564次阅读
    物理<b class='flag-5'>约束</b>实践:I/O<b class='flag-5'>约束</b>

    PCB板设计布局原则有哪些?

    ,也要考虑机械结构、大功耗芯片的散热问题,在此基础上再考虑电路板的美观问题,就像进行艺术雕刻一样,对其每一个细节进行斟酌。接下来深圳PCBA工厂为大家介绍下PCB设计布局约束原则。 在对PCB元件布局时经常会有以下几个方面的考虑
    的头像 发表于 11-06 09:52 376次阅读
    PCB板设计布局<b class='flag-5'>原则</b>有哪些?

    SystemVerilog的随机约束方法

    上一篇文章《暗藏玄机的SV随机化》介绍了SystemVerilog的各种随机化方法,本文将在其基础上引入SystemVerilog的随机约束
    的头像 发表于 09-24 12:15 481次阅读

    气体传感器选型原则,气体传感器分类及特性

    气体传感器是一种将某种气体体积分数转化成对应电信号的转换器。本文将详细介绍气体传感器分类及特性以及选型原则
    的头像 发表于 07-25 10:45 1105次阅读

    时序约束连载01~output delay约束

    本文将详细介绍输出延时的概念、场景分类约束参数获取方法以及约束方法
    的头像 发表于 07-11 17:12 1539次阅读
    时序<b class='flag-5'>约束</b>连载01~output delay<b class='flag-5'>约束</b>

    浅谈时序设计和时序约束

      本文主要介绍了时序设计和时序约束
    的头像 发表于 07-04 14:43 798次阅读

    如何在Vivado中添加时序约束呢?

    今天介绍一下,如何在Vivado中添加时序约束,Vivado添加约束的方法有3种:xdc文件、时序约束向导(Constraints Wizard)、时序
    的头像 发表于 06-26 15:21 2282次阅读
    如何在Vivado中添加时序<b class='flag-5'>约束</b>呢?

    如何在Vivado中添加时序约束

    前面几篇文章已经详细介绍了FPGA时序约束基础知识以及常用的时序约束命令,相信大家已经基本掌握了时序约束的方法。
    的头像 发表于 06-23 17:44 1407次阅读
    如何在Vivado中添加时序<b class='flag-5'>约束</b>

    创建约束随机测试目标

    数据项的顺序。 这种方法提供了更多的灵活性和控制。 约束数据项  默认情况下,sequencers会生成完全随机的数据项。测试用例编写者可以控制生成的数据项数量,并向数据项添加约束。为了约束
    的头像 发表于 06-17 14:06 362次阅读
    创建<b class='flag-5'>约束</b><b class='flag-5'>随机</b>测试目标

    FPGA时序约束之伪路径和多周期路径

    前面几篇FPGA时序约束进阶篇,介绍了常用主时钟约束、衍生时钟约束、时钟分组约束的设置,接下来介绍
    发表于 06-12 17:33 1006次阅读

    FPGA时序约束之衍生时钟约束和时钟分组约束

    在FPGA设计中,时序约束对于电路性能和可靠性非常重要。在上一篇的文章中,已经详细介绍了FPGA时序约束的主时钟约束
    发表于 06-12 17:29 1453次阅读

    一种用于随机约束仿真的SAT增强的字级求解器

    摘 要 随着硬件设计复杂度的激增,验证已被广泛认为是制约整个芯片设计流程的瓶颈。基于仿真的验证通常通过生成一系列满足特定布尔/位向量约束随机激励验证设计行为。在该验证方法学中,验证效率很大程度
    发表于 06-06 10:28 463次阅读
    一种用于<b class='flag-5'>随机</b><b class='flag-5'>约束</b>仿真的SAT增强的字级求解器

    介绍一些PCB布局的思路和原则

    今天给大家介绍一些PCB布局的思路和原则
    的头像 发表于 05-17 10:00 823次阅读
    <b class='flag-5'>介绍</b>一些PCB布局的思路和<b class='flag-5'>原则</b>

    systemverilog随机约束implication的概率分析

    在此设计三种不同的随机先后顺序,分析x和y取值的其概率分布。
    的头像 发表于 05-04 18:24 727次阅读
    systemverilog<b class='flag-5'>随机</b><b class='flag-5'>约束</b>implication的概率分析