0
  • 聊天消息
  • 系统消息
  • 评论与回复
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
会员中心
创作中心

完善资料让更多小伙伴认识你,还能领取20积分哦,立即完善>

3天内不再提示

MECE原则 随机约束的分类介绍

sanyue7758 来源:萌新来啦 2023-11-06 09:41 次阅读
加入交流群
微信小助手二维码

扫码添加小助手

加入工程师交流群

本篇是介绍介绍约束可传递架构的开篇,还没有为它命名,也赶上最近比较忙,就写一篇算一篇,有空再统一整理吧。

MECE原则(相互独立,完全穷尽)

MECE原则是麦肯锡提出的一套分析问题的方式方法(麦肯锡全套书有介绍)

虽然MECE有自身的缺陷,但这个缺陷在约束这里就显得不那么重要,正好可以被我们用起来,这里说MECE原则是因为,这也正是我们约束分解的一种很好的方式方法,并且可为约束传递提供便利。

随机约束的分类

从依赖度看,可分为外部依赖和非外部依赖两种。非外部依赖为所有的约束信息都是trans内部提供,不需要外界干预,比如A*B

非外部依赖是我们经常使用的方式,这里就不详细介绍了,重点介绍下外部约束部分。

外部多区间约束

我们对地址的约束属于多区间约束,因为sv本身对同一个变量的约束有要求,所以多区间要素是一个重要的需要被解决问题,如果只存在一个区间约束还好做,如果存在多个呢,且多个之间是互斥的又该如何解决。比如在axi传输中多地址区间随机选择和约束问题。后面会重点介绍该约束的处理方法。

外部定向约束

这算一种简单约束,直接跳过

其它约束

还有一些其它的约束类型,但对约束传递暂时不构成影响,就先不讨论。

外部约束与自身约束的关系

我们这里不讨论错误注入,外部约束一定在内部约束范围内,这样就要求所有外部规则一定在内部基本规则的范围内定义。

该框架是我们花了两年的时间刚研究出来并用于实践的,不少思想还在打磨阶段,如有不足之处,欢迎各路好友斧正。






审核编辑:刘清

声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉
  • 变量
    +关注

    关注

    0

    文章

    615

    浏览量

    29373

原文标题:随机约束的分类

文章出处:【微信号:处芯积律,微信公众号:处芯积律】欢迎添加关注!文章转载请注明出处。

收藏 人收藏
加入交流群
微信小助手二维码

扫码添加小助手

加入工程师交流群

    评论

    相关推荐
    热点推荐

    RESTful API设计原则: 构建易用、可扩展的API接口。

    一、理解REST架构的核心约束 1.1 RESTful API的六大基本原则 Roy Fielding博士在其博士论文中定义了REST架构的六大核心约束: 统一接口(Uniform
    的头像 发表于 10-24 10:45 275次阅读

    关于综合保持时间约束不满足的问题

    1、将 nuclei-config.xdc 和 nuclei-master.xdc 加入到项目工程中,综合得到时序约束报告如下: 保持时间约束不满足,分析原因,发现所有不满足均出现在
    发表于 10-24 07:42

    RESTful API设计原则: 构建易用、可扩展的API接口

    (Representational State Transfer)架构原则,构建易用、可扩展的API接口,帮助开发者创建经得起时间考验的服务。 一、理解REST架构的核心约束 1.1 RESTful API的六大
    的头像 发表于 10-20 13:45 339次阅读

    技术资讯 I Allegro 设计中的走线约束设计

    ,能够在走线的时候清楚的知道目标在哪里,允许的误差是多少、最小间距等。上期我们介绍了如何使用cadenceAllegro的规则“约束”孔,实现一键式快速生成孔;本期我
    的头像 发表于 09-05 15:19 912次阅读
    技术资讯 I Allegro 设计中的走线<b class='flag-5'>约束</b>设计

    随机数和伪随机数的区别

    随机数在当前程序运行环境中是一种常用参数,目前主要分为两种,伪随机数和真随机数,本期我们就来讲一下二者的区别。
    的头像 发表于 08-27 17:46 1856次阅读

    技术资讯 I 图文详解约束管理器-差分对规则约束

    !Allegro约束管理器搞差分对,简直是把高速设计的「地狱模式」切换成「新手村」!上期我们介绍了盲/埋孔的使用,本期我们将教会大家如何使用Cadence的约束
    的头像 发表于 08-08 17:01 930次阅读
    技术资讯 I 图文详解<b class='flag-5'>约束</b>管理器-差分对规则<b class='flag-5'>约束</b>

    产品分类管理API接口

    ​ 产品分类管理是现代电商、库存系统和内容管理平台的核心功能,它通过API接口实现高效的分类创建、查询、更新和删除操作。本文将逐步介绍产品分类管理API的设计原理、关键功能和实现方法,
    的头像 发表于 07-25 14:20 318次阅读
    产品<b class='flag-5'>分类</b>管理API接口

    高速PCB布局/布线的原则

    目录:一、布线的一般原则1、PCB板知识2、5-5原则3、20H原则4、3W/4W/10W原则(W:Width)5、重叠电源与地线层规则6、1/4波长规则7、芯片引脚布线二、信号走线下
    的头像 发表于 05-28 19:34 1908次阅读
    高速PCB布局/布线的<b class='flag-5'>原则</b>

    采样电阻选用原则介绍

    在电子电路设计中,采样电阻是实现电流监测、反馈控制等功能的核心元件之一。其选型是否合理直接影响系统的精度、稳定性和可靠性。本文将详细阐述采样电阻的选用原则,并结合实际应用场景提供选型参考。 1.
    的头像 发表于 05-25 15:15 888次阅读

    PCB Layout 约束管理,助力优化设计

    本文重点PCBlayout约束管理在设计中的重要性Layout约束有助避免一些设计问题设计中可以使用的不同约束在PCB设计规则和约束管理方面,许多设计师试图采用“一刀切”的方法,认为同
    的头像 发表于 05-16 13:02 839次阅读
    PCB Layout <b class='flag-5'>约束</b>管理,助力优化设计

    FPGA时序约束之设置时钟组

    Vivado中时序分析工具默认会分析设计中所有时钟相关的时序路径,除非时序约束中设置了时钟组或false路径。使用set_clock_groups命令可以使时序分析工具不分析时钟组中时钟的时序路径,使用set_false_path约束则会双向忽略时钟间的时序路径
    的头像 发表于 04-23 09:50 973次阅读
    FPGA时序<b class='flag-5'>约束</b>之设置时钟组

    一文详解Vivado时序约束

    Vivado的时序约束是保存在xdc文件中,添加或创建设计的工程源文件后,需要创建xdc文件设置时序约束。时序约束文件可以直接创建或添加已存在的约束文件,创建
    的头像 发表于 03-24 09:44 4392次阅读
    一文详解Vivado时序<b class='flag-5'>约束</b>

    AI的“随机性”挑战:它们比人类更“不随机”?

    你有没有想过,人类真的能做出完全随机的选择吗?答案可能出乎你的意料。事实上,人类天生就不擅长“随机”,我们总能在看似无序的事物中发现规律,甚至在本该随机的场景中创造出模式。这种“伪随机
    的头像 发表于 02-20 13:11 1040次阅读
    AI的“<b class='flag-5'>随机</b>性”挑战:它们比人类更“不<b class='flag-5'>随机</b>”?

    ddc与其他分类系统的比较

    )的比较: 一、与体系分类法的比较 立类原则 : DDC:以学科立类为主,强调体现类目的系统性。它按照一定的体系将各种不同的主题划分为不同的类别,尽量细分,为每个已知的主题准备一个位置。 体系分类法:同样坚持划分的学科系统性
    的头像 发表于 12-18 15:10 1472次阅读

    如何使用ddc进行数据分类

    不同的主题划分为不同的类别。以下是如何使用DDC进行数据分类的步骤和注意事项: 一、了解DDC的基本原则 十进制分类 :DDC采用十进制法,将所有的知识领域分为10个大类,分别以0-9的数字表示。每个大类下又细分为若干个分组,以
    的头像 发表于 12-18 15:05 1805次阅读