0
  • 聊天消息
  • 系统消息
  • 评论与回复
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
会员中心
创作中心

完善资料让更多小伙伴认识你,还能领取20积分哦,立即完善>

3天内不再提示

信号上的串联电阻是如何改善信号质量的

凡亿PCB 来源:未知 2023-11-06 07:45 次阅读
加入交流群
微信小助手二维码

扫码添加小助手

加入工程师交流群

一般我们在进行PCB设计时可能会留意到有些信号会串联一个电阻那么大家是否有想过所串联的电阻是有什么作用呢?

大家可以看一下下面图示的案例,信号是从CPU处出来再接到DDR颗粒的,每一个DDR数据线都有串联一个电阻,其实这个串联电阻的作用是进行阻抗匹配的,防止信号发生反射。

我们接下来用allegro软件自带的sigxplorer软件进行仿真验证一下,我们主要分析验证一下这个电阻他是如何进行阻抗匹配以及电阻阻值应该如何选取!

wKgZomVIKimABkTDAAK7OxgBAFY807.png

首先我们需要按照下图先对链路进行搭建,并且把传输线阻抗改为常规的单端50ohm,

wKgZomVIKimAK0_4AAEBZ2mifeI015.png

然后再把tx和rx的模型改为1.8v的高速模型

wKgZomVIKiqAXgObAADDfgvf7sg430.png

wKgZomVIKiqAAg0sAAEW01BKgF8713.png

电阻的阻值大小我们分为6种情况进行仿真,如下图所示,看电阻大小对实际信号反射的改善效果,以及把模式切换成reflection,进行信号反射仿真

wKgZomVIKiqAbvWeAAFdrA6MigM755.png

wKgZomVIKiqAc8FPAACeDRLYJvk840.png

设置好前面的参数之后我们点击仿真,可以看到我们如下仿真的结果,rx端所接收到的波形,可以看到当我们前面没有串联电阻的时候信号会发生严重的过冲现象,当我们不断把电阻加大的时候我们会发现信号的过冲在不断的减小,但是当电阻为40欧姆和50欧姆的时候,信号的上升沿发生了欠冲的现象(上升沿变缓),当电阻在30欧姆的时候我们会发现信号的质量是最好的

wKgZomVIKiqAHZB9AAFDahDhmSA990.png

从上面的仿真结果我们知道电阻的大小会对波形产生不同的影响,而且电阻不是越大越好也不是越小越好,我们只有选择合适的串联电阻才能达到改善信号反射的效果。一般我们所选取的电阻大小为22-30欧之间,当然实际要确定这个阻值的具体大小最好是通过仿真验证决定或者在后期调试阶段可以更换电阻的阻值从而达到阻抗匹配的目的。

这其中的原理是因为在tx端有一个内阻(内阻不是一个固定值,他是会变化的),一般是小于50欧姆的,而传输线阻抗为50欧姆,两者阻抗不一致则会导致信号发生反射,我们在信号前面加一个电阻的作用则是为了改善信号的反射,使得信号内阻加上串接电阻的阻值等于或者接近传输线的阻抗,从而消除信号的反射。

以DDR为例,现在的DDR基本上都不会有串接电阻了,当然并不是说不需要这个电阻,是因为现在的DDR有了ODT技术,相当于把电阻集成到芯片内部了(而且电阻可调),所以我们外部的数据线是不需要添加串联的端接电阻了,但是需要注意的是,ODT技术是针对数据线来说的,不包含地址线,控制线,时钟线,所以地址线,控制线,时钟线如果不做处理的化也会有信号发生反射,除了串联端接外我们还有并联端接可以降低信号的反射,不同的端接方式有不同的应用场景以及有不同效果,这个电阻我们需要尽量靠近tx端进行放置才有效果,如果放置的过远则不会起到改善信号反射的效果,我们下次也可以验证一下电阻如果放置的过远信号的波形会产生什么变化。

声明: 本文凡亿教育原创文章,转载请注明来源!投稿/招聘/广告/课程合作/资源置换请加微信:13237418207

声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉
  • pcb
    pcb
    +关注

    关注

    4417

    文章

    23962

    浏览量

    426090

原文标题:信号上的串联电阻是如何改善信号质量的

文章出处:【微信号:FANYPCB,微信公众号:凡亿PCB】欢迎添加关注!文章转载请注明出处。

收藏 人收藏
加入交流群
微信小助手二维码

扫码添加小助手

加入工程师交流群

    评论

    相关推荐
    热点推荐

    厚声电阻ESL对高频信号完整性影响?

    厚声电阻(以厚膜工艺为代表)的等效串联电感(ESL)对高频信号完整性具有显著负面影响,其核心机理与表现如下: 一、ESL对高频信号完整性的破坏机制 阻抗失配与
    的头像 发表于 04-15 15:48 65次阅读
    厚声<b class='flag-5'>电阻</b>ESL对高频<b class='flag-5'>信号</b>完整性影响?

    TUSB211A USB 2.0 高速信号调节器:提升信号质量的利器

    TUSB211A USB 2.0 高速信号调节器:提升信号质量的利器 在电子设备的设计中,USB 接口的信号传输质量至关重要。尤其是在高速数
    的头像 发表于 12-16 10:35 544次阅读

    信维高频MLCC电容,助力高速信号传输

    信维高频MLCC电容通过低介质损耗、低等效串联电阻(ESR)、低寄生电感(ESL)、宽频带特性、高容量密度以及耐高温抗机械冲击等优势,显著提升高速信号传输的效率与稳定性,具体分析如下: 一、低介质
    的头像 发表于 12-09 15:29 860次阅读
    信维高频MLCC电容,助力高速<b class='flag-5'>信号</b>传输

    信维高频陶瓷电阻,助力高速信号稳定传输

    信维高频陶瓷电阻通过低寄生参数、优异温度稳定性及抗环境干扰能力,为高速信号稳定传输提供关键支撑,具体表现如下 : 一、低寄生参数设计,减少信号失真 寄生电感控制 :信维高频陶瓷电阻采用
    的头像 发表于 12-05 16:35 847次阅读
    信维高频陶瓷<b class='flag-5'>电阻</b>,助力高速<b class='flag-5'>信号</b>稳定传输

    时钟信号对数字音频质量的影响

    时钟恶化通常来源于抖动,在数字传输系统中,抖动被定义为数字信号的重要时刻在时间偏离其理想位置的短暂变动,重要时刻就是在一个时间周期中对音频流采样的最佳时刻,理想情况下采样每次都在设定的精确时间上进
    的头像 发表于 11-21 15:37 3990次阅读
    时钟<b class='flag-5'>信号</b>对数字音频<b class='flag-5'>质量</b>的影响

    串联谐振的原理及基本性能

    串联谐振的核心是 RLC 串联电路在特定频率下感抗与容抗抵消,呈现纯电阻特性,其基本性能围绕电流、阻抗、相位等参数的特殊变化展开。 核心原理 当 RLC 串联电路的输入
    发表于 10-27 14:56

    如何使用数据异常判断电能质量在线监测装置采样电阻是否损坏?

    通过数据异常判断电能质量在线监测装置采样电阻是否损坏,核心是聚焦电流测量数据的异常特征—— 采样电阻负责将电流信号转为电压信号,其损坏(开路
    的头像 发表于 10-22 14:32 1004次阅读

    求助,lwip ppp拨号后查询信号质量的问题求解

    按照官网的源码,使用移远EC20跑通ppp拨号流程,联网之后,此时怎么查询模组的信号质量
    发表于 10-11 09:44

    揭秘高频PCB设计:体积表面电阻率测试仪如何确保信号完整性

    在高频 PCB 的设计与应用中,信号完整性是决定设备性能的核心,无论是通信基站、雷达系统还是高端电子设备,都依赖高频 PCB 中信号的稳定传输。体积表面电阻率测试仪虽不参与电路设计,却通过
    的头像 发表于 08-29 09:22 712次阅读
    揭秘高频PCB设计:体积表面<b class='flag-5'>电阻</b>率测试仪如何确保<b class='flag-5'>信号</b>完整性

    高扇出信号线优化技巧(

    高扇出信号线 (HFN) 是具有大量负载的信号线。作为用户,您可能遇到过高扇出信号线相关问题,因为将所有负载都连接到 HFN 的驱动程序需要使用大量布线资源,并有可能导致布线拥塞。鉴于负载分散,导致进一步增大
    的头像 发表于 08-28 10:45 2485次阅读
    高扇出<b class='flag-5'>信号</b>线优化技巧(<b class='flag-5'>上</b>)

    如何实现DAB高质量信号采集

    针对车机DAB接收能力的测试,除了采用专业仪器RWC2010C进行信号参数和协议一致性验证之外,还有一种实际场景模拟测试的需要。后者实际需要进行海外实景信号的采集存储,并在实验室进行场景重现。
    的头像 发表于 08-07 10:57 1942次阅读
    如何实现DAB高<b class='flag-5'>质量</b><b class='flag-5'>信号</b>采集

    如何评估CAN总线信号质量

    关键因素: 电缆长度和质量 :较长的电缆可能导致信号衰减和延迟,而低质量电缆可能无法有效屏蔽电磁干扰(EMI)。 终端电阻 :CAN总线需要在两端各安装120Ω终端
    发表于 06-07 08:46

    电路设计基础:电阻、下拉电阻分析

    电阻、下拉电阻在电子元器件间中,并不存在上拉电阻和下拉电阻这两种实体的电阻,之所以这样称呼,
    的头像 发表于 05-22 11:45 3132次阅读
    电路设计基础:<b class='flag-5'>上</b>拉<b class='flag-5'>电阻</b>、下拉<b class='flag-5'>电阻</b>分析

    PCB设计如何用电源去耦电容改善高速信号质量

    ,高速先生则默默的看向本文的标题:如何用电源去耦电容改善高速信号质量? 没错,高速先生做过类似的案例。 如前所述,我们的Layout攻城狮经验丰富,在他的努力下,找到了另外一个对比模型,信号
    发表于 05-19 14:28

    PCB设计如何用电源去耦电容改善高速信号质量

    PCB设计电源去耦电容改善高速信号质量?!What?Why? How?
    的头像 发表于 05-19 14:27 929次阅读
    PCB设计如何用电源去耦电容<b class='flag-5'>改善</b>高速<b class='flag-5'>信号</b><b class='flag-5'>质量</b>