芯片成品制造创新推动微系统集成发展，产业加速向AI渗透

基于大语言模型的人工智能（AI）技术在过去十几个月的时间里呈现出爆发式发展，全球已有多家企业向公众开放其大模型产品，并且不乏多模态、内容生成等进阶应用。然而，算力需求和部署速度之间的落差仍是推进生成式AI应用落地的主要障碍之一。据测算，从小模型发展到大模型，10年间AI对算力的需求提升了40万倍——这一增长速度远超摩尔定律。许多处于全球前列的半导体企业，都在致力于探索新的创新路径。

不久前举办的华美半导体协会（CASPA）2023年年会，也将主题放在了半导体如何赋能AI发展。笔者注意到包括英伟达首席执行官黄仁勋、长电科技首席执行长郑力等众多全球半导体知名企业高管，在论坛上围绕上述主题进行了深入探讨，从设计、晶圆制造、封测、产业链合作等角度，阐述了各自的观点。封测作为后摩尔时代承载半导体产业创新的重要环节，备受整个产业的关注。作为封测环节的代表，郑力在论坛发言中表示，以异构异质、高密度互连为主要特征的高性能封装技术，将为半导体在人工智能领域的应用提供无限机会。

芯片成品制造承载集成电路产业创新

戈登·摩尔在其定义摩尔定律的文章中，除了预测晶体管数目指数级增长，还预测了可以用小芯片封装组成大系统的集成电路未来技术发展方向。只不过在之后半个多世纪中晶体管密度的性能增长方式总体上畅行无阻，系统集成并未被当作主攻方向。

而当步入“后摩尔时代”，晶体管微缩集成逼近物理极限，并且由此带来的研发、制造成本已经超出了摩尔定律所定义的比率，这也直接引发了AI所需高算力的成本显著上升。

此时，摩尔定律中提到的微系统集成，给产业带来转换创新赛道的机会。

从晶体管微缩，到微系统集成，意味着最主要的创新环节从晶圆制造向后道成品制造转移——这一转变事实上正在发生。长电科技首席执行长郑力在此次CASPA 2023年年会上也谈到了生成式人工智能（AIGC）所采用的芯片特点。他提到：“AIGC所使用的核心芯片，现在专注于微系统级与Chiplet结构，而不仅仅是晶体管制程，越来越多的半导体创新基于微系统集成，而微系统集成由高性能先进封装提供支持。”

这一观点也揭示了微系统集成的创新关键，即高性能先进封装领域的创新，是微系统集成实现发展的关键路径。近两年全球头部晶圆制造企业和后道成品制造企业，纷纷加码Chiplet等异构异质集成封装的研发制造，原因也正在于此。

高性能封装创新破解算力困局

高性能计算（HPC）为大模型开发和训练提供核心的算力，是集成电路创新以解放AI潜力的最重要场景之一。目前行业主要通过将芯片成品制造环节向2.5D/3D高性能封装发展，来实现更高密度的小芯片集成和更高的微系统内互连速度，以便在稳控成本的同时提升芯片微系统的整体性能表现。

对于微系统创新，那些封装技术类型齐全，具有技术产品优势的封测企业，更容易整合技术储备，提供从单个功能模块到整体封装互连的解决方案。笔者了解到，长电科技正是因为在多种先进封装类型上都拥有丰富的技术积累和研发制造经验，因此其打造的系统级、一站式高性能计算芯片封测解决方案可全面覆盖HPC系统基础架构中采用多种封装技术的各个模块。

计算模块方面，长电科技推出了Chiplet架构的XDFOI系列工艺，可提供多层极高密度走线和极窄节距凸块互连接，集成多颗裸片、高带宽内存（HBM）和无源器件，在优化成本的同时实现更好的性能及可靠性；对于存储模块，长电科技可提供16颗堆叠3D NAND存储器封装、基于UFS的多芯片封装等技术，可实现超薄芯片封装，助力系统的小型化。这两种模块还可利用2.5D/3D高性能异构异质集成封装技术实现“存算一体”，进一步提高算力。

对于电源模块，长电科技的产品已经覆盖碳化硅（SiC）、氮化镓（GaN）等新材料功率器件，在散热和可靠性上拥有多项专利技术。长电科技还与国内外客户就光电合封（CPO）进行了技术合作，将解决方案扩展至数据中心的高速数据传输网络模块，满足HPC场景所需。

另外长电科技在高密度SiP封装领域的优势与经验，也能对未来应对人工智能驱动下的多种边缘计算场景提供支持。

重塑集成电路产业协作方式

半导体发展到高性能封装带动微系统创新这一阶段，产业链的合作方式也在发生改变。例如，应用场景需求对芯片成品制造的驱动作用更加显著，相应地，企业也更加注重以具体解决方案为核心的产品开发机制。像长电科技打造HPC解决方案就是这一变化的典型体现。

不仅应用侧与后道成品制造的联系愈发紧密，后道与前道的关系也发生改变。协同设计、协同制造在行业中的比重增加，整个产业链的协作模式将从线性转向融合。

这些变化，推动半导体行业的创新方法论迭代。例如今年郑力曾在多个场合提到系统/技术协同优化（STCO）。他指出，STCO将成为未来高性能芯片开发的主要方式。“STCO对于人们开发像Chiplet这样具有微系统级集成的产品变得越来越重要。通过在系统层面对芯片架构进行分割及再集成，以高性能封装为载体，芯片设计师、晶圆工程师，封装工程师和软工程师共同设计一个AI芯片，协同优化芯片产品性能。”

作为AI基础设施的提供者，集成电路在性能及成本上的任何创新，都可能为前者带来巨大成长空间。同时AI的发展和普及，也为集成电路乃至整个半导体行业带来新的市场增量。高性能封装作为微系统集成创新的有力推手，在未来势必引发更多关注和各方投入，其发展前景值得期待。

审核编辑 黄宇