0
  • 聊天消息
  • 系统消息
  • 评论与回复
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
创作中心

完善资料让更多小伙伴认识你,还能领取20积分哦,立即完善>

3天内不再提示

信号完整性学习笔记之电感对反射的影响

冬至子 来源:芯心集 作者:Joker 2023-09-25 15:46 次阅读

1 电感性间断引起反射及时延

几乎每种增加到传输线上的串行连接都伴随有环路电感 。用于改变信号层的通孔,串联端接电阻,连接器 , 等都有额外的环路电感。

如果信号路径中存在不连续性,环路电感主要由信号路径的部分自感决定,尽管在返回路径上存在部分互感。如果运回路径上存在不连续性,返回路径的部分自感将决定环路的电感。不管是哪种情况,信号对环路自感都是敏感的, 因为信号是电流回路, 沿着信号路径和返回路径之间来传播的 。

对于一个瞬时的,快速上升时间的信号来说,串行环路电感最初看起来是一个高的阻抗。导致正的反射回到源端。 下图表明 了在返回路径上的一个小间隙产生感性的间隔的情况下 , 均匀传输线的反射信号 。

图片

下面的仿真则表明了当电感间隔的值不同时, 在接收端和源端的信号 。信号的上升时间为50psec,电感值分别为 0 , 1 , 5, 10nH 。在近端, 信号先上升然后又下降 , 这种情况叫非单调性。这种特性本身不会导致信号完整性问题。

然而, 如果在近端放置接收器, 它接收到的信在超过幅值50% 的点时然后会下降到幅值的 50% 以下,这将会导致错误的触发 。非单调性行为应该尽可能的避免。在远端,发射信号会显示过冲和时延。

图片

通常,电路中可接受的电感的最大值依赖于噪声的容限和电路的其它特性 。当离散的电导致走线特性阻抗增加20%时,反射信号大约为信号摆幅的10% ,通常这是反射噪声最大的可接受的值。

如果电感的阻抗值与特性阻抗相比很小,并且上升时间为线性斜面时,我们可以估计出电感的阻抗。

图片

估计最大可允许的电感的阻抗, 如下式 :

图片

电感性间隔还会增加延时, 当上升时间很短,并且发射信号的上升时间由串联电感决定,发射信号上升时间大约为 :

图片

TDadded =信号上升到幅值的50%时的时延, 单位 ns

下图表明了在电感性间隔分别为 0 , 1,5, 10nH时, 对时延的比较 。

图片

2 对环路电感的补偿方法

通常,电路中的串联环路电感是不可避免的,特别是电路本身已设计有一个连接器 。这会导致产生过量的反射噪声。可以通过补偿的方法来消除部分噪声。

理想的传输线可近似为一个 n 段的 LC 网络,任一段的特性阻抗为:

图片

电感性间隔可以通过在两边增加小的电容,转换到传输线的片断。如图所示 。在种情况下,电感的表现性阻抗为;

图片

为了减小反射噪声,目标就是要找到合适的电容值,使连接器表观的特性阻抗 Z1 与剩余电路的特性阻抗Z0相等。按照上面的关系,增加的电容值为:

图片

例如, 连接器的电感为10nH,走线的特性阻抗为50欧姆,要增加的补偿电容为 10/50^2=0.004nF=4pF。为 了达到最佳补偿,需要的电感的两端各分配一个2pF的电容。

下图所示是三种情况下的发射信号和反射信号,没有连接器,带有连接器但是未被补 , 经过补偿的连接器 。 该图仿真的是10nH 的 电感性间隔, 上升时间为0.5ns 。经过补偿的连接器是在电感两边各放置一个2pF的电容。

图片

这种补偿方法也同样适用于其它的电感性问隔存在的情况,比如通孔,电阻等 。

声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉
  • 串联电阻
    +关注

    关注

    1

    文章

    173

    浏览量

    14607
  • 电感器
    +关注

    关注

    20

    文章

    2197

    浏览量

    69554
  • 接收器
    +关注

    关注

    14

    文章

    2214

    浏览量

    70668
  • 连接器
    +关注

    关注

    96

    文章

    12631

    浏览量

    133126
  • 信号完整性
    +关注

    关注

    65

    文章

    1337

    浏览量

    94916
收藏 人收藏

    评论

    相关推荐

    信号完整性仿真应用

    、课程提纲:课程大纲依据学员建议开课时会有所调整。一. 信号完整性分析概论二. 传输线与反射三. 有损线、上升边退化和材料特性四. Hyperlynx和ADS进行信号
    发表于 11-25 10:13

    信号与电源完整性分析和设计培训

    最新的高速电路设计与信号完整性分析技术要点;深入讲解信号完整性的四类问题:反射(reflection);串扰(crosstalk);电源轨道
    发表于 05-29 13:29

    2011信号及电源完整性分析与设计

    阻抗测试原理,典型的TDR 应用和测试;TDR 进行信号完整性建模和分析。分析各种单网络的拓扑设计、各种单网络模型分析;互连阻抗台阶、感性、容突变下的多种反射现象及其匹配补偿对策。
    发表于 12-16 10:03

    信号完整性小结

    ://pan.baidu.com/s/1jG0JbjK信号完整性小结1、信号完整性问题关心的是用什么样的物理互连线才能确保芯片输出信号的原始
    发表于 12-12 10:30

    【连载笔记信号完整性-基本含义

    噪声3.电磁干扰(EMI)常见的信号完整性的噪声问题,有振铃,反射,近端串扰,开关噪声,非单调性,地弹,电源反弹,衰减,容负载。以上所有的噪声问题都与下面的4个噪声源有关:1:单一网
    发表于 11-22 17:36

    PCB信号完整性

    确定该电路具有较好的信号完整性。反之,当信号不能正常响应时,就出现了信号完整性问题。  高速PCB的信号
    发表于 11-27 15:22

    信号完整性(五):信号反射

    信号传播路径中阻抗发生变化的点,其电压不再是原来传输的电压。这种反射电压会改变信号的波形,从而可能会引起信号完整性问题。这种感性的认识对研
    发表于 05-31 07:48

    信号完整性是什么

    本文主要介绍信号完整性是什么,信号完整性包括哪些内容,什么时候需要注意信号完整性问题?
    发表于 01-25 06:51

    如何保证脉冲信号传输的完整性

    如何保证脉冲信号传输的完整性,减少信号在传输过程中产生的反射和失真,已成为当前高速电路设计中不可忽视的问题。 
    发表于 04-07 06:53

    信号完整性与电源完整性的相关资料分享

    其实电源完整性可做的事情有很多,今天就来了解了解吧。信号完整性与电源完整性分析信号完整性(SI)
    发表于 11-15 07:37

    信号完整性为什么写电源完整性

    先说一下,信号完整性为什么写电源完整性? SI 只是针对高速信号的部分,这样的理解没有问题。如果提高认知,将SI 以大类来看,SI&PI&EMI 三者的关系:所以,基础知识系列里还是
    发表于 11-15 06:32

    详解信号完整性与电源完整性

    信号完整性与电源完整性分析信号完整性(SI)和电源完整性(PI)是两种不同但领域相关的分析,涉及
    发表于 11-15 06:31

    何为信号完整性信号完整性包含哪些

    何为信号完整性信号完整性(Signal Integrity,简称SI)是指在信号线上的信号质量
    发表于 12-30 08:15

    信号完整性的“反射”的心路历程

    我们在介绍信号完整性的时候通常会说“当传输延时大于六分之一的信号的上升时间时,需要考虑信号完整性问题”,于是乎教科书里面都会配上一副类似于这
    的头像 发表于 04-13 09:46 2400次阅读
    <b class='flag-5'>信号</b><b class='flag-5'>完整性</b>的“<b class='flag-5'>反射</b>”的心路历程

    串扰和反射影响信号完整性

    串扰和反射影响信号完整性  串扰和反射是影响信号传输完整性的两个主要因素。在深入讨论之前,首先
    的头像 发表于 11-30 15:21 232次阅读