0
  • 聊天消息
  • 系统消息
  • 评论与回复
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
创作中心

完善资料让更多小伙伴认识你,还能领取20积分哦,立即完善>

3天内不再提示

全面支持Intel 16!新思科技EDA流程及IP获认证,携手推动成熟应用领域创新

新思科技 来源:未知 2023-08-07 18:45 次阅读


  • 新思科技EDA数字和定制设计流程及半导体IP可提高芯片的功耗、性能和面积,同时将Intel 16制程工艺的集成风险降至最低

  • 基于英特尔代工服务加速器(IFS Accelerator)生态联盟,新思科技的解决方案可在英特尔代工服务提供的制程工艺上实现安全且先进的微电子技术开发


新思科技(Synopsys)近日宣布,其搭载了Synopsys.ai全栈式AI驱动型EDA解决方案的数字和定制设计流程已经通过英特尔代工服务(IFS)的Intel 16制程工艺认证,以助力简化功耗和空间受限型应用的芯片设计工作。与同样针对该制程工艺进行优化的高质量新思科技基础 IP和接口IP结合使用,客户能够在先进移动、射频物联网、消费、存储等领域成功实现甚至超越其设计目标。


此次合作展示了新思科技在推动任务关键型应用芯片设计和验证方面的关键作用。作为英特尔代工服务加速器(IFS Accelerator)生态联盟的重要成员,新思科技持续加速并保障基于先进制程的芯片设计和生产。



基于我们的制程工艺支持解决方案以及在英特尔制造方面的设计和开发经验,新思科技一直是英特尔代工服务的理想合作者。双方的共同客户可以在Intel 16制程工艺上采用新思科技EDA流程和IP,为其在消费等领域的SoC设计带来更高的芯片利用率。


Rahul Goyal

副总裁兼产品和设计生态系统支持总经理

英特尔



经过压力测试且拿来即用的流程


通过与英特尔代工服务的密切合作,新思科技强化了其数字和定制设计流程以实现更高效的布线和针对更小芯片面积的优化,同时降低功耗。该定制化、PPA驱动的设计参考流程不仅通过了测试芯片的流片验证,而且从设计到签收过程对每个工具都进行了压力测试,可以大幅提高生产率,并助力共同客户加速实现芯片成功。此外,新思科技QuickStart定制套件还提供经过验证的方法,可实现更高的质量和更快的周转时间。


Intel 16制程工艺是从平面制程节点通向FinFET技术的大门,能够以更少的掩膜和更简单的后端设计规则实现行业领先的性能。Intel 16可提供业界领先的射频和模拟能力,非常适合存储控制器、射频(Wi-Fi、BT)、毫米波、消费类等领域的应用。



思科技和英特尔代工服务在帮助我们共同客户成功实现其芯片设计的同时,也持续为半导体行业的长足发展奠定坚实的基础。通过新思科技在Intel 16制程工艺上经过认证的EDA流程和经流片验证的IP,我们正携手以更超前的智能和更强大的连接推动智能万物世界的发展。


Shankar Krishnamoorthy

EDA事业部总经理

新思科技


上市情况


新思科技数字设计系列产品、新思科技定制设计系列产品以及新思科技接口和基础 IP现可用于先进的IFS制程工艺。


  • 扫描二维码了解新思科技数字设计系列产品更多信息


  • 扫描二维码了解新思科技定制设计系列产品更多信息


  • 扫描二维码了解新思科技接口IP更多信息


  • 扫描二维码了解新思科技基础IP更多信息











原文标题:全面支持Intel 16!新思科技EDA流程及IP获认证,携手推动成熟应用领域创新

文章出处:【微信公众号:新思科技】欢迎添加关注!文章转载请注明出处。

声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉
  • 新思科技
    +关注

    关注

    5

    文章

    716

    浏览量

    50067

原文标题:全面支持Intel 16!新思科技EDA流程及IP获认证,携手推动成熟应用领域创新

文章出处:【微信号:Synopsys_CN,微信公众号:新思科技】欢迎添加关注!文章转载请注明出处。

收藏 人收藏

    评论

    相关推荐

    思科携手英特尔加速Intel 18A工艺下高性能芯片设计

    思科技数字和模拟 EDA 流程经过认证和优化,针对Intel 18A工艺实现功耗、性能和面积目标
    的头像 发表于 03-05 17:23 284次阅读

    思科技与英特尔深化合作,以新思科IP和经Intel 18A工艺认证EDA流程加速先进芯片设计

     芯片制造商与EDA解决方案和广泛的IP组合紧密合作, 能够提升产品性能并加快上市时间 摘要: 新思科技数字和模拟EDA流程经过
    发表于 03-05 10:16 111次阅读

    思科携手合作伙伴开发针对台积公司N4P工艺的射频设计参考流程

    (RF)设计和接口IP五项大奖。新思科技与台积公司长期稳固合作,持续提供经过验证的解决方案,包括由Synopsys.ai全栈式AI驱动型EDA解决方案支持
    的头像 发表于 11-14 10:31 415次阅读

    思科携手台积公司加速N2工艺下的SoC创新

    多次成功流片,模拟设计流程也正应用于多个设计项目。这些设计流程在AI驱动型Synopsys.ai 全栈式EDA解决方案的支持下,大大提升了生产率。新
    的头像 发表于 10-24 16:42 511次阅读

    思科携手台积公司加速2nm工艺创新,为先进SoC设计提供经认证的数字和模拟设计流程

    多个设计流程在台积公司N2工艺上成功完成测试流片;多款IP产品已进入开发进程,不断加快产品上市时间   摘要: 新思科技经认证的数字和模拟设计流程
    发表于 10-19 11:44 129次阅读

    思科技3DIC Compiler获得三星多裸晶芯集成工艺流程认证

    思科技经认证的多裸晶芯片系统设计参考流程和安全的Die-to-Die IP解决方案,加速了三星SF 5/4/3工艺和I-Cube及X-Cube技术的设计和流片成功。 新
    的头像 发表于 09-14 09:38 886次阅读

    英特尔和新思科技深化合作,提供基于英特尔先进制程节点的领先IP

    摘要: 该多代合作协议将进一步推动英特尔IDM 2.0战略的发展; 通过扩大合作伙伴和加快提供IP的速度,该合作将支持英特尔代工服务生态的发展; 该合作基于新思科技与英特尔长期的
    发表于 09-12 16:36 206次阅读
    英特尔和新<b class='flag-5'>思科</b>技深化合作,提供基于英特尔先进制程节点的领先<b class='flag-5'>IP</b>

    英特尔IDM 2.0战略再进一步,携手思科技开发基于Intel 3、Intel 18A的领先IP

    合作伙伴关系和加快提供IP的速度,该合作将支持英特尔代工服务生态的发展; · 该合作建立在新思科技与英特尔长期的IPEDA战略合作伙伴关系
    的头像 发表于 08-28 11:08 352次阅读

    英特尔和新思科技深化合作,提供基于英特尔先进制程节点的领先IP

    技与英特尔长期的IPEDA战略合作伙伴关系之上。 英特尔和新思科技(Synopsys)宣布已经达成最终协议,深化在半导体IPEDA(电子
    的头像 发表于 08-26 10:20 458次阅读
    英特尔和新<b class='flag-5'>思科</b>技深化合作,提供基于英特尔先进制程节点的领先<b class='flag-5'>IP</b>

    思科技与英特尔扩大战略合作,以关键IP组合赋能Intel 3/18A先进制程

    战略合作伙伴关系之上; 新思科技与英特尔近日共同宣布,双方已经达成一项最终协议,通过为英特尔代工客户开发针对Intel 3和Intel 18A制程工艺的IP产品组合,进一步扩大在半导体
    的头像 发表于 08-18 15:10 406次阅读
    新<b class='flag-5'>思科</b>技与英特尔扩大战略合作,以关键<b class='flag-5'>IP</b>组合赋能<b class='flag-5'>Intel</b> 3/18A先进制程

    英特尔将新思科IP纳入先进代工制造,支持Intel 3/18A工艺

    此次交易包括新思科技所有的ip(知识产权),该ip被用作芯片设计师的组装零件,以加快工程进度。两家公司表示,synsis将提供一系列设计,以与英特尔的卓越制造能力intel 3和
    的头像 发表于 08-15 11:29 636次阅读

    两大IP扩大IP合作,新思科携手三星加速新兴领域复杂SoC设计

    存储器、TCAM和GPIO,可以在各先进节点上提供行业领先的功耗、性能和面积(PPA) 新思科技车规级IP集成到三星的工艺中,有助于确保ADAS、动力总成和雷达SoC的长期运行并提高可靠性 三星工艺中集成了广泛的IP组合,并在新
    的头像 发表于 07-26 17:40 285次阅读

    Cadence 数字、定制/模拟设计流程通过认证,Design IP 现已支持 Intel 16 FinFET 制程

    内容提要 ●  Cadence 流程已通过认证,可立即投入生产,该工艺下 Design IP 产品现已完备,可支持客户进行 Intel
    的头像 发表于 07-14 12:50 412次阅读
    Cadence 数字、定制/模拟设计<b class='flag-5'>流程</b>通过<b class='flag-5'>认证</b>,Design <b class='flag-5'>IP</b> 现已<b class='flag-5'>支持</b> <b class='flag-5'>Intel</b> <b class='flag-5'>16</b> FinFET 制程

    思科技利用优化的EDA流程快速啟动台积电N2 製程设计

    为了不断满足新一代系统单晶片(SoC) 的严格设计目标,新思科技在台积电最先进的 N2 製程中提供数位与客製化设计 EDA 流程。相较於N3E 製程,台积公司N2 製程採用奈米片(nanosheet
    的头像 发表于 05-11 19:02 2036次阅读

    思科技正积极打造AI EDA套件

    等)等设计流程EDA 工具大体上分为模拟设计类、数字设计类、晶圆制造类、封装类、系统类等五大类。 现在EDA巨头新思科技正积极打造AI EDA
    发表于 05-11 18:40 950次阅读