0
  • 聊天消息
  • 系统消息
  • 评论与回复
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
会员中心
创作中心

完善资料让更多小伙伴认识你,还能领取20积分哦,立即完善>

3天内不再提示

AMD Zen4还在积极布局中,AMD Zen5开始行动!

硬件世界 来源:硬件世界 2023-07-24 11:09 次阅读
加入交流群
微信小助手二维码

扫码添加小助手

加入工程师交流群

AMD Zen4还在积极布局中,AMD Zen5也不远了。

快科技7月7日消息,AMD在最新提交的Linux补丁中,已经加入了对Zen5的初步支持,加入了新的PCI设备ID,对应Family 26(1Ah) Model 00-31(00h-1Fh)、67-79(40h-4Fh)。

具体支持包括k10tmp热敏传感器EDAC AMD64驱动内存校验纠错等等。

补丁文件显示,Zen5霄龙将具备12个DDR5内存通道,这和此前曝料一致,和现有Zen4 Genoa、Bergamo系列是一样的。

不知道下一代霄龙是否会更换接口,但考虑到要支持MR-DIMM、MCR-DIMM等内存规格,不排除会有变。

按照AMD给出的官方路线图,消费级的锐龙8000系列、数据中心级的下一代霄龙,都将在2024年推出。

其中,霄龙家族代号Turin,升级为4nm、3nm工艺,包含Zen5、Zen5 3D V-Cache、Zen5c等多个不同版本,和现有产品线一一对应。

曝料称,Zen5霄龙标准版将有16个CCD、128核心、512MB三级缓存,3D缓存版集成最多1GB,加上原生512MB,三级缓存就多达1.5GB,Zen5c版本则是12个CCD、192核心、384MB三级缓存。

锐龙8000还是最多16核心32线程,二三级缓存不变,一级缓存从64KB增加到80KB,IPC提升最多19%,加速频率预计可达5.8-6.0GHz,热设计功耗最高还是170W。

另外,AMD日前低调推出了锐龙5 5600X3D,这是第二款采用Zen3架构的3D缓存型号,而且更加主流,非常适合老平台升级,只可惜目前仅限美国Micro Center电商独家发售。

它的的基础规格和锐龙5 5600X一致,都是6核心12线程、3MB二级缓存、32MB三级缓存,叠加64MB 3D缓存后总容量99MB,只比锐龙7 5800X3D少了1MB二级缓存。

频率设定在3.3-4.4GHz,分别降低了400MHz、200MHz,但是热设计功耗反而从65W增加到了105W。

价格方面仅为229美元。

Tom's Hardware已经拿到了一颗锐龙5 5600X3D,并进行了详细评测,这里只看结论。

总体而言,锐龙5 5600X3D相比于锐龙7 5800X3D只损失了大约5%的游戏性能,但价格却便宜了足足20%,性价比极高,同时也超越了Zen3、Zen4架构的所有标准版锐龙。

对标竞品的话,它要领先i5-13400 20%左右,优势极为明显,同时也已经非常逼近i5-13600K。

b78c7016-1ce2-11ee-962d-dac502259ad0.png

b7ba81fe-1ce2-11ee-962d-dac502259ad0.png

当然,3D缓存导致锐龙5 5600X3D的频率降低不少,常规性能就不行了,i5-13400的单核、多核性能要比它分别快26%、35%之多。

b7d0e1e2-1ce2-11ee-962d-dac502259ad0.png

b7f0a798-1ce2-11ee-962d-dac502259ad0.png

功耗方面,锐龙5 5600X3D虽然标称TDP 105W,但实际功耗最多也就87W,能效还是不错的。

b8012c8a-1ce2-11ee-962d-dac502259ad0.png

b82b3548-1ce2-11ee-962d-dac502259ad0.png

b854559a-1ce2-11ee-962d-dac502259ad0.png

b8918988-1ce2-11ee-962d-dac502259ad0.png

再说Intel,下一代处理器将分为三大序列,其中全新的Meteor Lake命名为一代酷睿Ultra,覆盖中低端笔记本;升级版的Raptor Lake-HX/S系列命名为14代酷睿,覆盖高端游戏本、桌面;升级版的Raptor Lake-U系列命名为一代酷睿,覆盖低功耗轻薄本。

曝料大神MLID现在公布了酷睿Ultra家族的完整产品线,包括7-45W五种不同等级功耗,还有14代酷睿HX,功耗级别还是55W。

具体来首:7W U系列超低功耗有5-9个核心,最少1P+4E、最多1P+8E,13代没有这个系列;

9W U系列超低功耗有6-10个核心,最少2P+4E、最多2P+8E,13代也没有这个系列;

15W U系列低功耗有6-12个核心,最少2P+4E、最多4P+8E,对比13代去掉了1P+4E 5核心;

28W P系列低功耗有10-14个核心,最少2P+8E、最多4P+8E,对比13代增加了2P+8E 10核心;

45W H系列高性能有12-14个核心,最少4P+8E、最多4P+8E,对比13代砍掉了4P+4E 8核心、6P+4E 10核心;

55W HX系列还是13代扛着,14-24个核心,最少6P+8E、最多8P+16E,不再提供意义不大的6P+4E 10核心。

b8d3719a-1ce2-11ee-962d-dac502259ad0.jpg

核显方面,酷睿Ultra将升级为全新的Xe LPG架构,也就是Arc A系列独立显卡所用Xe HPG架构的低功耗版本,完整支持DX12 Ultimate,针对功耗、面积做了优化,核心数量也比现在增加1/3。

酷睿Ultra的核显依然分为不同档次,最多8个Xe核心,或者说128个EU单元,同时还有7核心、4核心、3核心的不同版本。

其中,7/15W 3-4个核心,15W 3-8个核心,28W 4-8个核心,45W 8个核心。






审核编辑:刘清

声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉
  • 传感器
    +关注

    关注

    2577

    文章

    55483

    浏览量

    793828
  • Linux系统
    +关注

    关注

    4

    文章

    616

    浏览量

    30141
  • MCR
    MCR
    +关注

    关注

    0

    文章

    19

    浏览量

    11436
  • CCD技术
    +关注

    关注

    0

    文章

    3

    浏览量

    6226
  • DDR5
    +关注

    关注

    1

    文章

    483

    浏览量

    25809

原文标题:AMD Zen5开始行动!冲上192核心、锐龙8000明年见

文章出处:【微信号:hdworld16,微信公众号:硬件世界】欢迎添加关注!文章转载请注明出处。

收藏 人收藏
加入交流群
微信小助手二维码

扫码添加小助手

加入工程师交流群

    评论

    相关推荐
    热点推荐

    历史首次!AMD服务器CPU市占率达50%

    EPYC处理器的演进,它们都致力于为客户提供性能更高、能耗更省的CPU。2017年AMD推出基于Zen架构的E
    的头像 发表于 08-11 03:20 1.1w次阅读
    历史首次!<b class='flag-5'>AMD</b>服务器CPU市占率达50%

    AMD Versal CPM5 QDMA Gen4x8 ST Only Performance Design CED示例

    本篇博文演示了在AMD Vivado Design Suite 2024.1 中生成 CPM5_QDMA_Gen4x8_ST_Only_Performance_Design 并使用为 QDMA 提供
    的头像 发表于 03-23 09:12 1229次阅读
    <b class='flag-5'>AMD</b> Versal CPM<b class='flag-5'>5</b> QDMA Gen<b class='flag-5'>4</b>x8 ST Only Performance Design CED示例

    AMD Versal自适应SoCeMMC烧录/启动调试检查表(下)

    有多种受支持的方式可用于烧录 eMMC 器件,包括使用 AMD Vivado IDE、使用 AMD Vitis GUI 或使用 U-Boot。
    的头像 发表于 03-09 10:27 3700次阅读
    <b class='flag-5'>AMD</b> Versal自适应SoC<b class='flag-5'>中</b>eMMC烧录/启动调试检查表(下)

    40年首次,AMD Zen 6架构将采用Intel FRED技术

    行业芯事行业资讯
    电子发烧友网官方
    发布于 :2026年02月03日 11:51:05

    使用Aurora 6466b协议实现AMD UltraScale+ FPGA与AMD Versal自适应SoC的对接

    在本博客,我们将介绍使用 Aurora 6466b 协议实现 AMD UltraScale+ FPGA 与 AMD Versal 自适应 SoC 的对接。我们还将涵盖有关 IP 配置、FPGA 之间的连接、时钟设置以及复位拓扑
    的头像 发表于 01-13 14:04 3787次阅读
    使用Aurora 6466b协议实现<b class='flag-5'>AMD</b> UltraScale+ FPGA与<b class='flag-5'>AMD</b> Versal自适应SoC的对接

    AMD 推出锐龙 AI 嵌入式处理器产品组合,为汽车、工业和物理 AI 领域提供 AI 驱动的沉浸式体验

    新闻亮点 · 全新 AMD 锐龙 AI 嵌入式 P100 和 X100 系列处理器融入了高性能“Zen 5”CPU 核心、AMD RDNA 3.5 GPU 和
    的头像 发表于 01-07 14:30 667次阅读
    <b class='flag-5'>AMD</b> 推出锐龙 AI 嵌入式处理器产品组合,为汽车、工业和物理 AI 领域提供 AI 驱动的沉浸式体验

    强强联手 | AMD嵌入式高层一行访问ALINX,深化2026战略合作前沿技术布局

    、新品市场布局及行业前沿应用展开了深度交流,并就深化生态合作达成多项共识。     作为 AMD 全球重要的合作伙伴,也是 AMD 在中国唯一一家最高
    的头像 发表于 12-16 17:54 765次阅读
    强强联手 | <b class='flag-5'>AMD</b>嵌入式高层一行访问ALINX,深化2026战略合作前沿技术<b class='flag-5'>布局</b>

    如何在AMD Vitis Unified 2024.2连接到QEMU

    在本篇文章我们将学习如何在 AMD Vitis Unified 2024.2 连接到 QEMU。 这是本系列的第 2 篇博文。要了解如何设置和使用 QEMU + 协同仿真,请参阅开发者分享|在 AMD Versal 自适应 S
    的头像 发表于 08-06 17:24 1998次阅读
    如何在<b class='flag-5'>AMD</b> Vitis Unified 2024.2<b class='flag-5'>中</b>连接到QEMU

    江波龙企业级DDR5 RDIMM率先完成AMD Threadripper PRO 9000WX系列兼容性认证

    2025年7月23日,AMD(超威半导体)正式发布了基于全新Zen5架构的锐龙线程撕裂者Threadripper9000系列处理器,包括面向专业工作站的撕裂者
    的头像 发表于 07-23 21:04 1243次阅读
    江波龙企业级DDR<b class='flag-5'>5</b> RDIMM率先完成<b class='flag-5'>AMD</b> Threadripper PRO 9000WX系列兼容性认证

    AMD Power Design Manager 2025.1现已推出

    AMD Power Design Manager 2025.1 版(PDM)现已推出——增加了对第二代 AMD Versal AI Edge 和 第二代 Versal Prime 系列的支持,并支持已量产的 AMD Sparta
    的头像 发表于 07-09 14:33 1386次阅读

    使用AMD Vitis Unified IDE创建HLS组件

    这篇文章在开发者分享|AMD Vitis HLS 系列 1 - AMD Vivado IP 流程(Vitis 传统 IDE) 的基础上撰写,但使用的是 AMD Vitis Unified IDE,而不是之前传统版本的 Vitis
    的头像 发表于 06-20 10:06 2540次阅读
    使用<b class='flag-5'>AMD</b> Vitis Unified IDE创建HLS组件

    基于AMD Versal器件实现PCIe5 DMA功能

    Versal是AMD 7nm的SoC高端器件,不仅拥有比16nm性能更强的逻辑性能,并且其PS系统的CPM PCIe也较上一代MPSoC PS硬核PCIe单元强大得多。本节将基于AMD官方开发板展示如何快速部署PCIe
    的头像 发表于 06-19 09:44 2012次阅读
    基于<b class='flag-5'>AMD</b> Versal器件实现PCIe<b class='flag-5'>5</b> DMA功能

    AMD Spartan UltraScale+ FPGA 开始量产出货

    、SU25P 和 SU35P,已开放订购,并在 AMD Vivado 设计套件 2025.1 中提供量产器件支持。 AMD 成本优化型产品组合的这一新品专为需要高 I/O、低功耗和先进安全功能的成本敏感型
    的头像 发表于 06-18 10:32 2497次阅读
    <b class='flag-5'>AMD</b> Spartan UltraScale+ FPGA <b class='flag-5'>开始</b>量产出货

    如何使用AMD Vitis HLS创建HLS IP

    本文逐步演示了如何使用 AMD Vitis HLS 来创建一个 HLS IP,通过 AXI4 接口从存储器读取数据、执行简单的数学运算,然后将数据写回存储器。接着会在 AMD Vivado Design Suite 设计中使用此
    的头像 发表于 06-13 09:50 2237次阅读
    如何使用<b class='flag-5'>AMD</b> Vitis HLS创建HLS IP

    这个女人凭什么横扫整个半导体,苏妈,AMD ZEN架构CPU

    半导体
    芯广场
    发布于 :2025年05月19日 16:42:39