AMD Spartan UltraScale+ FPGA 开始量产出货

高 I/O、低功耗及先进的安全功能，适用于成本敏感型边缘应用

AMD 很高兴宣布，Spartan UltraScale+ 成本优化型系列的首批器件现已投入量产！三款最小型的器件——SU10P、SU25P 和 SU35P，已开放订购，并在 AMD Vivado 设计套件 2025.1 中提供量产器件支持。

AMD 成本优化型产品组合中的这一新品专为需要高 I/O、低功耗和先进安全功能的成本敏感型边缘应用而设计，为业经验证的 UltraScale+ FPGA 和自适应 SoC 产品组合带来了现代化的连接、后量子密码等功能。

三款最低密度器件的首次量产出货，标志着面向中低端市场供货成熟的小型 FPGA 解决方案这一重要里程碑。

AMD Spartan UltraScale+ 系列产品表

为快速上市奠定坚实基础

寻求成本优化、紧凑型 FPGA 的工程师也希望拥有简单易用性并快速上市。他们需要可编程逻辑、高 I/O、强大的安全性以及一流的可靠性。他们还需要能够提供一键式时序收敛和快速调试功能的工具。最重要的是，他们需要一条低风险的市场路径。Spartan UltraScale+ FPGA 由行业领导企业1采用业经验证的 UltraScale+ 技术打造，正能满足这些需求。

针对 Spartan UltraScale+ FPGA，AMD 以其成熟的 UltraScale+ FPGA 架构着手，该架构提供了性能与低功耗的出色平衡，以及长产品生命周期。在连接性方面，Spartan UltraScale+ FPGA 结合了高密度输入/输出（ HDIO ）以实现丰富的 3.3V I/O 支持，同时还有新的高速 XP5IO，并提供与前几代 AMD 成本优化型 FPGA 相比更高的 I/O 与逻辑比2，这些均由高性能和低功耗架构提供支持。设计人员还可以实现快速设计收敛和跨项目的轻松复用，因为 AMD Vivado 设计套件支持超过 160 款 AMD FPGA 和自适应 SoC。在一些应用中，用户可以实现一键式时序收敛，从而快速完成设计迭代。对于需要更高性能的机器视觉、工业和医疗应用，Spartan UltraScale+ FPGA 能提供更高的速率等级。

针对成本敏感型应用的新功能

在此业经验证的基础上，Spartan UltraScale+ FPGA 还为 AMD 成本优化型产品组合带来了多项新进展：

采用 NIST 认证算法的后量子密码硬 IP，提供一流的安全性。这不仅实现了安全的器件配置，还支持用户访问专用密码资源，包括真随机数生成器（ TRNG ）、物理不可克隆函数（ PUF ）、安全散列等；

面向 LPDDR4X/5 的集成内存控制器在 32 位接口上支持至高 4266 Mb/s，可节省至高 15 kLC，使设计人员能够转向更小的器件并进一步降低功耗和成本；

新的 XP5IO 类别支持至高 1.8 Gb/s 的低电压差分信号（ LVDS ）、3.2 Gb/s MIPI D-PHY 和其他高速差分接口；

符合标准的 PCIe Gen4 硬核 IP，支持端点和根端口应用；

支持 8 线 SPI 接口，从外部闪存实现更快的配置和数据传输速率。

如同其他 AMD 成本优化型器件一样，免费的 AMD Vivado 设计套件标准版也包含对 Spartan UltraScale+ FPGA 的支持，支持在单一工具中完成从仿真到验证的所有工作。即刻下载 Vivado 设计套件并着手开始吧！

1.收入数据，Omida 竞争格局工具 CTL 季度半导体市场份额，2023 年 11 月。（SUS-012）

2.基于 AMD 2023 年 12 月内部分析，比较了 AMD Spartan UltraScale+ FPGA 与前几代 AMD 成本优化型 FPGA 的总 I/O 与逻辑单元比。(SUS-001)