日本计划今后在本国批量生产2纳米工艺的芯片。据《电子时报》报道,日本正在努力提高个别芯片的晶体管密度,并计划在2纳米芯片上也使用异体技术,捆绑多个芯片。
日本的半导体公司rafidus成立于2022年8月,目前正集中开发利用2.5d和3d包装将多个不同芯片组合起来的异构体集成技术。Rapidus当天通过网站表示:“计划与西方企业合作,开发新一代3d lsi(大规模集成电路),并利用领先技术,批量生产2纳米及以下工程的芯片。”
日本经济产业省于2023年6月修改了《半导体和数字产业战略》技术,将2.5d、3d包装和硅桥技术确定为到2020年末为止必须突破的技术。经济产业省计划启动先进半导体技术中心(lstc),与Rapidus及海外研究机构及制造企业合作,共同开发该技术,并在2纳米及以下芯片上适用尖端配套技术。
声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。
举报投诉
-
芯片
+关注
关注
463文章
54463浏览量
469641 -
集成电路
+关注
关注
5465文章
12695浏览量
375837 -
半导体
+关注
关注
339文章
31279浏览量
266746
发布评论请先 登录
相关推荐
热点推荐
基于 HT 的 2.5D 组态可视化技术方案与场景实现
本文所述 2.5D 组态可视化方案,基于图扑软件HT 引擎构建。HT 是依托 WebGL 与 Canvas 实现的纯前端可视化插件,具备 2D/3D 图形渲染、图元组件封装、场景动态控
台积电如何为 HPC 与 AI 时代的 2.5D/3D 先进封装重塑热管理
随着半导体封装不断迈向 2.5D、3D 堆叠以及异构集成,热管理已成为影响性能、可靠性与量 产能力的关键因素之一。面向高性能计算(HPC)和人工智能(AI)的
浅谈2D封装,2.5D封装,3D封装各有什么区别?
集成电路封装技术从2D到3D的演进,是一场从平面铺开到垂直堆叠、从延迟到高效、从低密度到超高集成的革命。以下是这三者的详细分析:
iTOF技术,多样化的3D视觉应用
视觉传感器对于机器信息获取至关重要,正在从二维(2D)发展到三维(3D),在某些方面模仿并超越人类的视觉能力,从而推动创新应用。3D 视觉解决方案大致分为立体视觉、结构光和飞行时间 (TOF)
发表于 09-05 07:24
全球首款2nm芯片被曝准备量产 三星Exynos 2600
据外媒韩国媒体 ETNews 在9 月 2 日发文报道称全球首款2nm芯片被曝准备量产;三星公司已确认 Exynos 2600 将成为全球首款采用
华大九天推出芯粒(Chiplet)与2.5D/3D先进封装版图设计解决方案Empyrean Storm
随着“后摩尔时代”的到来,芯粒(Chiplet)与 2.5D/3D 先进封装技术正成为突破晶体管微缩瓶颈的关键路径。通过异构集成将不同的
台积电2nm良率超 90%!苹果等巨头抢单
当行业还在热议3nm工艺量产进展时,台积电已经悄悄把2nm技术推到了关键门槛!据《经济日报》报道,台积电2nm
日本计划量产2nm芯片,着眼于2.5D、3D封装异构技术
评论